| 摘要 |
프로세서는 레벨-2(L2) 캐시, 실행 유닛들의 제1 및 제2 클러스터, 및 실행 유닛들의 각각의 클러스터들 및 L2 캐시에 통신 가능하게 결합되는 제1 및 제2 데이터 캐시 유닛(DCU)을 포함한다. DCU들 각각은 실행 유닛으로부터 메모리 연산을 수신하고, 정보가 데이터 캐시에 이용 가능할 때 데이터 캐시로부터의 정보를 이용하여 메모리 연산에 응답하고, 정보가 데이터 캐시에서 이용 가능하지 않을 때 L2 캐시로부터 정보를 검색하기 위한 데이터 캐시 및 로직을 포함한다. 프로세서는 제1 DCU의 데이터 캐시의 콘텐츠를, 프로세서의 동작의 모든 클록 사이클들에서 제2 DCU의 데이터 캐시의 콘텐츠와 동일하게 유지하기 위한 로직을 더 포함한다. |
