| 主权项 |
1.一种积体电路用于调整一个输入电压,该电路包含:一个放大器级有第一和第二个输入与一个输出;一个双极射极跟随器级有一个输入被耦合于放大器级的输出与一个输出;与一个输出级有一个MOS电晶体有一个闸被耦合于该跟随器级的该输出,一个排极被耦合于放大器级的该第一个输入用于提供负回馈到该放大器级,与一个源极被耦合于输入电压以便MOS电晶体的排极提供一个调整的输出电压,其在一个预定的频率范围对于一个宽广范围的负载阻抗是稳定的。2.如申请专利范围第1项之电路,其中一个参考电压的电压源是被耦合于该放大器级的该第二个输入。3.如申请专利范围第1项之电路,其中该跟随器级包含一个NPN双极连接电晶体,其有一个集极被耦合于输入电压,一个基极被耦合于该放大器级的该输出,与一个射极经过一个电流源被耦合于接地。4.如申请专利范围第1项之电路,其中该MOS电晶体包含一个P通道MOS电晶体。5.如申请专利范围第1项之电路,其中该MOS晶体有一个选择的门限电压,如此当负载进入一个停止状态时,该射极跟随器级可造成该MOS晶体传导一个不足道的数量的电流。6.如申请专利范围第1项之电路,且更进一步地包含一个电压配送器结合于该MOS电晶体的排极与该放大器级的该第一个输入之间以便控制负回馈和调整输出电压的水平。7.如申请专利范围第1项之电路,其中该射极跟随器级包含第一和第二个射极跟随器结合在一个级联架构。8.如申请专利范围第1项之电路,其中该射极跟随器级包含:一个第一个射极跟随器有一个PNP双极连接电晶体,其一个基极被耦合于放大器级的输出,一个集极被耦合于接地,与一个射极经过一个电流源被耦合于输入电压;与一个第二个射极跟随器有一个NPN双极连接电晶体:其一个基极被耦合于第一个射极跟随器电路的射极,一个集极被耦合于输入电压,与一个射极经过一个电流源被耦合于接地。9.如申请专利范围第1项之电路,其中MOS电晶体的门限电压的绝对値是大于一伏特。10.如申请专利范围第1项之电路,其中到调整器电路的输入电压供给电源来操作放大器级。11.一种方法用于调整一个电压供给器,此方法包含步骤:供给一个参考电压到一个放大器电路的一个第一个输入,其有一个射极跟随器输出级;提供放大器级的输出到一个PMOS电晶体的一个闸;耦合电压供给器到一个PMOS电晶体的源极;与喂入在PMOS电晶体排极的输出电压回到放大器的一个第二个输入以提供一个负回馈回圈以便调整在FMOS电晶体排极的电压。12.如申请专利范围第11项之方法,且更进一步地包含步骤:建立一个门限电压用于PMOS电晶体,其绝对値是充分大的以便射极跟随器级的输出可减少于PMO电晶体的电流到一个不足道的水平以反应一个低负载电流。13.如申请专利范围第11项之方法,且更进一步地包含步骤:以一个于PMOS电晶体排极与放大器电路的第二个输入之间的电压配送器来分除输出电压。14.一种积体电路用于调整一个输入电压,该电路包含:一个放大器级有第一和第二个输入与一个输出;一个参考电压的电压源被耦合于该放大器级的该第二个输入;一个双极射极跟随器级有一个NPN双极连接电晶体,其一个集极被耦合于输入电压,一个基极被耦合于该放大器级的该输出,与一个射极经过一个电流源被耦合于接地;一个MOS电晶体有一个闸在该跟随器级被耦合于该NPN电晶体的该射极,一个源极被耦合于输入电压,与一个排极;一个电压配送器结合于该MOS电晶体的排极与该放大器级的该第一个输入之间用于提供负回馈到该放大器级如此MOS电晶体的排极提供一个调整的输出电压,其在一个预定的频率范围对于一个宽广范围的负载阻抗是稳定的。15.如申请专利范围第14项之电路,其中该MOS电晶体包含一个P通道MOS电晶体。16.如申请专利范围第14项之电路,其中该MOS电晶体有一个选择的门限电压,如此当负载进入一个停止状态时,该射极跟随器级的该NPN电晶体可造成该MOS电晶体传导一个不足道的数量的电流。17.如申请专利范围第14项之电路,其中该射极跟随器级更进一步地包含一个级联到该NPN双极连接电晶体的PNP射极跟随器级。18.如申请专利范围第14项之电路,其中MOS电晶体的门限电压的绝对値是大于一伏特。图式简单说明:第一图是一个根据本发明的教导建造的一个电压调整器电路的实施例的方块图;第二图是一个用于第一图电路的一个射极跟随器的实施例的电路简要,其是根据本发明的教导建造的;第三图是另一个用于第一图电路的一个射极跟随器的实施例的电路简要,其是根据本发明的教导建造的;第四图是另一个用于第一图电路的一个射极跟随器的实施例的电路简要,其是根据本发明的教导建造的;第五图是另一个用于第一图电路的一个射极跟随器的实施例的电路简要,其是根据本发明的教导建造的;与第六图是一个电路简要举例说明另一个根据本发明的教导建造的电压调整器的另外的实施例。 |
