| 主权项 |
1.一种半导体电感元件之制造方法,用以同步完成积体电路中之多层金属内连线结构及电感元件,包括以下步骤:提供一基底,表面具有一第一金属层,该第一金属层被一第一介电层分割为一内连线区及一电感元件区,并在该基底上形成一第二介电层;对该第二介电层进行蚀刻,直至该电感元件区内之第一金属层露出,并在该内连线区之第一金属层上方形成至少一介层窗;在该介层窗、该电感元件区内之第一金属层上填入一第二金属层;在该第二金属层及该第二介电层上形成一第三金属层及一第三介电层,该第三介电层将该内连线区及该电感元件区内之第三金属层隔离。2.如申请专利范围第1项所述之方法,其中该第一、第二、第三金属层系由铜构成。3.如申请专利范围第1项所述之方法,其中该第一、第二、第三金属层系由铝构成。4.如申请专利范围第1项所述之方法,其中该第二金属层系由钨所构成。5.如申请专利范围第1项所述之方法,其中该第一、第二、第三介电层系由氧化矽所构成。6.如申请专利范围第1项所述之方法,其中该第一、第二、第三介电层系由氮化矽所构成。图式简单说明:第一图A至第一图E显示了一传统半导体电感元件之制程;第二图A至第二图E显示了本发明之半导体电感元件之制程。 |
