| 主权项 |
1.一种制成一非连接贯穿孔开孔之方法,其中至少二间隔之导体具有一设于其间之低介电系数材料及一叠于上方之电晶层介电质(ILD),该方法包含以下步骤:形成一阻抗物图案;蚀刻ILD;同时剥除阻抗物及各异向性地蚀刻低介电系数材料。2.如申请专利范围第1项之方法,其中ILD包含一矽氧化物。3.如申请专利范围第1项之方法,其中ILD包含一矽氮化物。4.如申请专利范围第1项之方法,其中低介电系数材料系一有机聚合物。5.如申请专利范围第1项之方法,其中低介电系数材料系一含有一有机聚合物之矽基绝缘体。6.如申请专利范围第1项之方法,其中剥除阻抗物及各异向性地蚀刻低介电系数材料包含将阻抗物与低介电系数材料曝露于一含电浆之氧。7.一种制成一非连接贯穿孔之方法,包含以下步骤:a)沈积一导体材料于一绝缘基材上;b)将导体材料制以一第一图案;c)设置一内层低介电系数材料于图案状导体材料之间;d)沈积一电晶层介电质(ILD);e)形成一非连接贯穿孔开孔阻抗物图案;f)蚀刻ILD;g)同时剥除非连接贯穿孔开孔阻抗物及各异向性地蚀刻内层低介电系数材料;及h)大致上以一导体材料填充非连接贯穿孔开孔。8.如申请专利范围第7项之方法,其中导体材料包含金属。9.如申请专利范围第7项之方法,其中内层低介电系数材料包含一有机聚合物。10.如申请专利范围第7项之方法,其中内层低介电系数材料包含一含有一有机聚合物之矽基绝缘体。11.如申请专利范围第7项之方法,其中ILD包含一矽氧化物。12.如申请专利范围第7项之方法,其中ILD包含一添加氟之矽氧化物。13.如申请专利范围第7项之方法,其中剥除阻抗物及各异向性地蚀刻低介电系数材料包含将阻抗物与低介电系数材料曝露于一含电浆之氧。14.一种微电子结构,包含:一绝缘基材,具有一第一导体于其上,第一导体具有一顶侧及大致呈垂直之侧壁;一第一介电材料,系叠置于第一导体顶侧之一第一部份上,使得第一导体顶侧之一第二部份大致上无第一介电材料;一第二介电材料,具有大致呈垂直之侧壁于基材上,使第二介电质之大致呈垂直侧壁形成一邻近于第一导体之开孔;及一第二导体,系叠置于第一介电材料及第一导体顶侧之第二部份上,且邻近于第一与第二介电材料之相对立大致呈垂直之侧壁;其中第二介电材料之介电系数系小于第一介电材料者。15.如申请专利范围第14项之微电子结构,第二介电材料系一有机聚合物。16.如申请专利范围第14项之微电子结构,其中第二介电材料系一含有一有机聚合物之矽基绝缘体。17.如申请专利范围第14项之微电子结构,其中第一导体包含一第一金属,第二导体包含一第二金属,且第一、二金属不同。图式简单说明:第一图系一连接贯穿孔之截面示意图。第二图(a)-第二图(f)系截面示意图,说明本发明之一非连接孔之不同制造阶段。第三图(a)-第三图(f)系截面示意图,说明本发明之一变换非连接贯穿孔之不同制造阶段。 |
