| 主权项 |
1.一种电光装置,其在基底上具有像素区及驱动电路,该电光装置包括:该驱动电路之n通TFT,具有至少一LDD区,LDD区的一部份或所有部位与该n通道TFT的闸极重叠,并内插有闸极绝缘薄膜;该像素区之像素TFT,像素TFT之LDD区并未透过闸极薄膜重叠于该像素TFT的闸极;及一导线,包括具有与该像素TFT之该闸极相同材料且形成于同一层的第一导线,以及阻抗低于第一导线的第二导线;其中该第一导线与该第二导线为层状构造。2.如申请专利范围第1项之电光装置,其中n型杂质元素结合于该驱动电路之n通道TFT的LDD中,且n型杂质元素的浓度高于该像素TFT之该n通道TFT之LDD区的2至10倍。3.如申请专利范围第1项之电光装置,其中该驱动电路之n通道TFT的LDD区含有浓度为21016至51019原子/cm3的n型杂质元素,且该像素TFT之该LDD区含有浓度为11016至51018原子/cm3的n型杂质元素。4.如申请专利范围第1项之电光装置,其中该导线为输入一输出讯号线或闸极导线。5.如申请专利范围第1项之电光装置,其中该第二导线的阻抗为第一导线的1/10至1/100。6.如申请专利范围第1项之电光装置,其中该第一导线的阻抗为10至500cm,且第二导线的阻抗为0.1至10cm。7.如申请专利范围第1项之电光装置,其中该第一导线包括选自以下群组的元素:钽,钛,钼,钨,铬或矽,且该第二导线包括选自以下群组的元素:铝,铜或银。8.如申请专利范围第1项之电光装置,其中在该像素TFT之该LDD区及通道形成区间具有平移区。9.如申请专利范围第1项之电光装置,其中该电光装置为选自以下群组的显示装置:液晶显示装置及电子照射装置。10.如申请专利范围第9项之电光装置,其中该显示装置并入一电子装置中,该电子装置选自以下群组:可携式电话,视频摄影机,行动电脑,蛙镜式显示器,前式投影机,背式投影机,个人电脑,游戏机,记录媒体及数位相机。11.一种电光装置,其在基底上具有像素区及驱动电路,该电光装置包括:驱动电路包括第一n通道TFT,其中所有的LDD区与闸极重叠,且内插有闸极绝缘薄膜;及第二n通道TFT,其中部分的LDD区与闸极重叠,且内插有闸极绝缘薄膜;该像素区具有像素TFT,其中LDD区并未透过闸极绝缘薄膜而与闸极重叠;及一导线,包括具有与该像素TFT之该闸极相同材料且形成于同一层的第一导线,以及阻抗低于第一导线的第二导线;其中该第一导线与该第二导线为层状构造。12.如申请专利范围第11项之电光装置,其中n型杂质元素包含于该驱动电路之该第一n通道TFT的LDD区及/或该第二n通道TFT的LDD区中,且n型杂质元素的浓度高于该像素TFT之该n通道TFT之LDD区的2至10倍。13.如申请专利范围第11项之电光装置,其中该驱动电路之该第一n通道TFT的LDD区及该第二n通道TFT的LDD区含有浓度为21016至51019原子/cm3的n型杂质元素,且该像素TFT之该LDD区含有浓度为11016至51018原子/cm3的n型杂质元素。14.如申请专利范围第11项之电光装置,其中该导线为输入一输出讯号线或闸极导线。15.如申请专利范围第11项之电光装置,其中该第二导线的阻抗为第一导线的1/10至1/100。16.如申请专利范围第11项之电光装置,其中该第一导线的阻抗为10至500cm,且第二导线的阻抗为0.1至10cm。17.如申请专利范围第11项之电光装置,其中该第一导线包括选自以下群组的元素:钽,钛,钼,钨,铬或矽,且该第二导线包括选自以下群组的元素:铝,铜或银。18.如申请专利范围第11项之电光装置,其中在该像素TFT之该LDD区及通道形成区间具有平移区。19.如申请专利范围第11项之电光装置,其中该电光装置为选自以下群组的显示装置:液晶显示装置及电子照射装置。20.如申请专利范围第19项之电光装置,其中该显示装置并入一电子装置中,该电子装置选自以下群组:可携式电话,视频摄影机,行动电脑,蛙镜式显示器,前式投影机,背式投影机,个人电脑,游戏机,记录媒体及数位相机。21.一种制作电光装置的方法,此电光装置包括位于基底上的像素区及驱动电路,该方法包括下列步骤:在该基底上形成包含液晶结构之半导体薄膜;将p型杂质元素掺杂于该半导体薄膜中来形成p型杂质区(b);将n型杂质元素掺杂于该半导体薄膜中来形成n型杂质区(b),并形成驱动电路之n通道TFT;将该半导体薄膜图样化来形成作动层;在该作动层上形成闸极绝缘薄膜;在该闸极绝缘薄膜上形成导电薄膜;将该导电薄膜图样化来形成第一导线;以第一导线作为遮罩,将n型杂质元素掺杂于该作动层中来形成n型杂质区(c);将n型杂质元素掺杂于该n通道TFT之该作动层中来形成n型杂质区(a);将p型杂质元素掺杂于该p通道TFT之该作动层中来形成p型杂质区(a);活化掺杂于该p型杂质区(a),该p型杂质区(b),该n型杂质区(a),该n型杂质区(b),及该n型杂质区(c)中的元素,及将第二导线叠于第一导线上。22.如申请专利范围第21项之方法,其中该第二导线的阻抗为第一导线的1/10至1/100。23.如申请专利范围第21项之方法,其中该第一导线的阻抗为10至500cm,且第二导线的阻抗为0.1至10cm。24.如申请专利范围第21项之方法,其中该第一导线包括选自以下群组的元素:钽,钛,钼,钨,铬或矽,且该第二导线包括选自以下群组的元素:铝,铜或银。25.一种制作电光装置的方法,此电光装置包括位于基底上的像素区及驱动电路,该方法包括下列步骤:在该基底上形成包含液晶结构之半导体薄膜;在该半导体薄膜上实施第一光退火;将p型杂质元素掺杂于该半导体薄膜中来形成p型杂质区(b);将n型杂质元素掺杂于该半导体薄膜中来形成n型杂质区(b),并形成驱动电路之n通道TFT;在该半导体薄膜上实施第二光退火;将该半导体薄膜图样化来形成作动层;在该作动层上形成闸极绝缘薄膜;在该闸极绝缘薄膜上形成导电薄膜;将该导电薄膜图样化来形成第一导线;以第一导线作为遮罩,将n型杂质元素掺杂于该作动层中来形成n型杂质区(c);利用该第一导线作为遮罩来蚀刻该闸极绝缘薄膜;将n型杂质元素掺杂于该n通道TFT之该作动层中来形成n型杂质区(a);将p型杂质元素掺杂于该p通道TFT之该作动层中来形成p型杂质区(a);活化掺杂于该p型杂质区(a),该p型杂质区(b),该n型杂质区(a),该n型杂质区(b),及该n型杂质区(c)中的元素,及将第二导线叠于第一导线上。26.如申请专利范围第25项之方法,其中该第二导线的阻抗为第一导线的1/10至1/100。27.如申请专利范围第25项之方法,其中该第一导线的阻抗为10至500cm,且第二导线的阻抗为0.1至10cm。28.如申请专利范围第25项之方法,其中该第一导线包括选自以下群组的元素:钽,钛,钼,钨,铬或矽,且该第二导线包括选自以下群组的元素:铝,铜或银。29.一种电光装置,其在基底上具有像素区及驱动电路,该电光装置包括:包括第一导线及第二导线的层状导线,其中该第一导线具有与该像素区中像素TFT之闸极相同的材料并形成于同一层,其中第二导线的阻抗低于第一导线。30.如申请专利范围第29项之电光装置,其中该导线为输入一输出讯号线或闸极导线。31.如申请专利范围第29项之电光装置,其中该第二导线的阻抗为第一导线的1/10至1/100。32.如申请专利范围第29项之电光装置,其中该第一导线的阻抗为10至500cm,且第二导线的阻抗为0.1至10cm。33.如申请专利范围第29项之电光装置,其中该第一导线包括选自以下群组的元素:钽,钛,钼,钨,铬或矽,且该第二导线包括选自以下群组的元素:铝,铜或银。34.如申请专利范围第29项之电光装置,其中该电光装置为选自以下群组的显示装置:液晶显示装置及电子照射装置。35.如申请专利范围第34项之电光装置,其中该显示装置并入一电子装置中,该电子装置选自以下群组:可携式电话,视频摄影机,行动电脑,蛙镜式显示器,前式投影机,背式投影机,个人电脑,游戏机,记录媒体及数位相机。图式简单说明:第一图A至第一图F显示像素区及驱动电路的制造程序。第二图A至第二图E显示像素区及驱动电路的制造程序。第三图A至第三图D显示像素区及驱动电路的制造程序。第四图A至第四图B显示像素区及驱动电路的制造程序。第五图为主动阵列型液晶显示器的剖面图。第六图为n通道TFT的LDD结构。第七图为主动阵列型液晶显示器的透视图。第八图为主动阵列型液晶显示器的电路方块图。第九图A至第九图D为像素区的上视图。第十图A至第十图B分别为像素区的上视图及剖面图。第十一图为主动阵列型液晶显示器的剖面图。第十二图A至第十二图C显示像素区及驱动电路的制造程序。第十三图显示主动阵列型EL液晶显示器的结构。第十四图A及第十四图B显示主动阵列型EL液晶显示器的结构。第十五图显示EL显示装置的剖面图。第十六图A及第十六图B显示EL显示装置的上视图。第十七图显示EL显示装置的剖面图。第十八图A至第十八图C显示EL显示装置之像素区的电路结构。第十九图A至第十九图F为电子装置的例子。第二十图A至第二十图D为电子装置的例子。第二十一图A及第二十一图B显示光学引擎及光源光学系统的结构。第二十二图显示ID-VG曲线及n通道TFT的场效移动性。 |
