| 主权项 |
1.一种垂直闸电晶体,包含:一第一源/汲区,置于半导体基体中;及一导电性层,置于该源/汲区邻近,并提供电连接至源/汲区;一第二源/汲区,置于第一源/汲区上方;及一导电性通道,自第一源/汲区延伸至第二源/汲区。2.如申请专利范围第1项所述之垂直闸电晶体,另包含一闸极置于导电性层上方。3.如申请专利范围第2项所述之垂直闸电晶体,另包含一第一绝缘区置于导电性层及闸极之间,及一第二缘区置于闸极及第二源/汲区之间。4.如申请专利范围第3项所述之垂直闸电晶体,其中,第一绝缘区包含一氮化物层,及第二绝缘区包含另一氮化物层。5.如申请专利范围第1项所述之垂直闸电晶体,另包含介质区置于导电性层及导电性通道之间。6.如申请专利范围第5项所述之垂直闸电晶体,其中,介质区为二氧化矽区。7.如申请专利范围第1项所述之垂直闸电晶体,其中,导电性层为金属矽化物层,及包含矽化钨。8.如申请专利范围第1项所述之垂直闸电晶体,其中,导电性层为金属矽化物层,及包含矽化钴。9.如申请专利范围第1项所述之垂直闸电晶体,其中,导电性层为金属矽化物层,及包含矽化钛。10.如申请专利范围第1项所述之垂直闸电晶体,其中,导电性层为一金属层。11.如申请专利范围第10项所述之垂直闸电晶体,其中,金属层为氮化钛。12.如申请专利范围第1项所述之垂直闸电晶体,其中,导电性层之薄片电阻低于约50/平方。13.如申请专利范围第12项所述之垂直闸电晶体,其中,导电性层之薄片电阻低于约20/平方。14.如申请专利范围第1项所述之垂直闸电晶体,另包含第一及第二源/汲延伸部份置于导电性通道中。15.一种积体电路,包含:横向电晶体;垂直闸电晶体,其中,垂直闸电晶体之至少之一包含:一第一源/汲区,置于半导体基体中;及一导电性层,置于该源/汲区邻近,并提供电连接至源/汲区;一第二源/汲区,置于第一源/汲区上方;及一导电性通道,自第一源/汲区延伸至第二源/汲区;及互接结构,构制于层间介质层中,此等互接横向电晶体及垂直闸电晶体,以形成一积体电路。16.如申请专利范围第15项所述之积体电路,其中,该垂直闸电晶体另包含一闸极置于导电性层上方。17.如申请专利范围第16项所述之积体电路,另包含一第一绝缘区置于导电性层及闸极之间,及一第二绝缘区置于闸极及第二源/汲区之间。18.如申请专利范围第17项所述之积体电路,其中,第一绝缘区包含氮化物层,及第二绝缘区包含另一氮化物层。19.如申请专利范围第16项所述之积体电路,另包含介质区置于导电性层及导电性通道之间。20.如申请专利范围第19项所述之积体电路,其中,介质区为二氧化矽区。21.如申请专利范围第1项所述之积体电路,其中,导电性层为金属矽化物层,及包含矽化钨。22.如申请专利范围第15项所述之积体电路,其中,导电性层为金属矽化物层,及包含矽化钴。23.如申请专利范围第15项所述之积体电路,其中,导电性层为金属矽化物层,及包含矽化钛。24.如申请专利范围第15项所述之积体电路,其中,导电性层为一金属层。25.如申请专利范围第24项所述之积体电路,其中,金属层包含氮化钛。26.如申请专利范围第15项所述之积体电路,其中,每一垂直闸电晶体另包含第一及第二源/汲延伸部份置于导电性通道中。27.一种用以制造垂直闸电晶体于半导体晶圆基体上之方法,包括:构制一第一源/汲区于半导体晶圆基体中;及构制一导电性层,置于该源/汲区邻近,并提供电连接至源/汲区;构制一第二源/汲区于第一源/汲区上方;及构制一导电性通道,自第一源/汲区延伸至第二源/汲区。28.如申请专利范围第27项所述之方法,另包括构制一闸极于导电性层上方。29.如申请专利范围第28项所述之方法,另包括构制一第一绝缘区于导电性层及闸极之间,及构制一第二绝缘区于闸极及第二源/汲区之间。30.如申请专利范围第29项所述之方法,其中,构制第一绝缘区包含构制氮化物层,及构制第二绝缘区包含构制另一氮化物层。31.如申请专利范围第28项所述之方法,另包括构制介质区置于导电性层及导电性通道之间。32.如申请专利范围第31项所述之方法,其中,构制介质区包括构制包含二氧化矽之介质区。33.如申请专利范围第27项所述之方法,其中,构制导电性层包括构制包含矽化钨之金属矽化物层。34.如申请专利范围第27项所述之方法,其中,构制导电性层包括构制包含矽化钴之金属矽化物层。35.如申请专利范围第27项所述之方法,其中,构制导电性层包括构制包含矽化钛之金属矽化物层。36.如申请专利范围第27项所述之方法,其中,构制导电性层包括构制一金属层。37.如申请专利范围第36项所述之方法,其中,构制金属层包括构制包含氮化钛之金属层。38.如申请专利范围第27项所述之方法,其中,构制导电性层包括构制具有薄片电阻低于约50/平方之一导电性层。39.如申请专利范围第38项所述之方法,其中,构制导电性层包括构制具有薄片电阻低于约20/平方之一导电性层。40.如申请专利范围第27项所述之方法,另包括构制一导电性通道,此自第一源/汲区延伸至第二源/汲区。41.一种操作垂直闸电晶体之方法,包括:使电流移动通过第一源/汲区邻近所置之一导电性层;其次使电流移动至该导电性层之一端处所置之一介质障壁;及然后使电流之至少一部份自该导电性层移动,并进入第一源/汲区,并向上通过导电性通道而至一第二源/汲区,以发动该垂直闸电晶体。42.如申请专利范围第41项所述之方法,其中,使电流移动包括由一电压差偏压该垂直闸电晶体。43.如申请专利范围第41项所述之方法,其中,介质障壁置于导电性层及导电性通道之间。44.如申请专利范围第43项所述之方法,其中,介质障壁为二氧化矽。45.如申请专利范围第41项所述之方法,其中,导电性层包含一金属,及该金属为矽化钨,矽化钴,矽化钛。图式简单说明;图1A显示在初始制造阶段期间中本发明所涵盖之结构之部份断面图;图1B显示具有额外之绝缘层构制于其上之图1A所示之VRG结构之部份断面图;图2显示图1B之VRG结构内之一壕沟之构制之部份断面图;图3显示在一导电性层内进行各向同性蚀刻之VRG结构之部份断面图;图4显示覆盖第四介质层并充填该壕沟,包括凹口之一服贴之氧化物层之部份断面图;图5显示移去氧化物层后,凹口内之介质区之部份断面图;图6显示本发明之一实施例之完成之VRG结构之部份断面图;及图7显示含有普通电晶体之及图6所示之完成之VRG结构之积体电路之部份断面图。 |
