发明名称 Process for manufacturing complementary MOS transistors
摘要 Das Verfahren schlägt vor, daß nach der Bildung von Feldisolationszonen (2) in einem Siliziumsubstrat (1) und nach der Strukturierung von Gateelektroden (3) und Gateoxiden (4) für zwei komplementäre MOS-Transistoren eine erste Maske (6) mit einem Fenster (7) erzeugt wird, das einen ersten Transistorbereich definiert, in dem anschließend mittels Implantationsschritten zunächst eine Wanne (10) mit Atomen eines ersten Leitfähigkeitstyps und danach die Source- und die Drainzone (20,21) des Transistors durch eine Implantation von Atomen eines zweiten Leitfähigkeitstyps erzeugt wird. Anschließend wird die erste Maske entfernt und eine zweite Maske (30) erzeugt, die ein zweites Fenster (31) für einen zweiten Transistorbereich definiert, in dem danach eine zweite Wanne (33) durch Implantation von Atomen eines zweiten Leitfähigkeitstyps und eine Source- und eine Drainzone (40,41) für den zweiten Transistor durch Implantation von Atomen eines ersten Leitfähigkeitstyps erzeugt wird. Durch die blockweisen Implantationsschritte für jeden Transistortyp mit jeweils einer Maske kommt das Verfahren mit insgesamt vier Masken im Grundprozess aus. Die Implantationen, die durch das Polysilizium der Gates (3) und vor allem durch die Gateoxide (4) hindurch erfolgen, beeinträchtigen die Qualität vor allem der Gateoxide nicht wesentlich. <IMAGE> <IMAGE> <IMAGE>
申请公布号 EP0756321(A1) 申请公布日期 1997.01.29
申请号 EP19960111245 申请日期 1996.07.11
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 KERBER, MARTIN, DR. RER. NAT.
分类号 H01L29/78;H01L21/336;H01L21/74;H01L21/8238;H01L27/092;(IPC1-7):H01L21/823 主分类号 H01L29/78
代理机构 代理人
主权项
地址