| 主权项 |
1.一种自行对准双载子电晶体的制造方法,该方法包括下列步骤:提供一基底,且在该基底上已形成一磊晶层,其中该磊晶层作为一基极;在该磊晶层上依序形成一第一介电层、一第二介电层;在该第二介电层中形成一开口;在该开口侧壁形成一导体间隙壁;以该第二介电层与该导体间隙壁为罩幕,去除该开口中之该第一介电层;在该开口中形成一导体层以作为一射极;完全去除该第二介电层;对该射极与该导体间隙壁进行一第一掺杂制程;以该射极与该导体间隙壁为罩幕,去除部份该第一介电层;以及以该射极与该导体间隙壁为罩幕,对该磊晶层进行一第二掺杂制程,以使部份该磊晶层成为一基极接触区。2.如申请专利范围第1项所述之自行对准双载子电晶体的制造力法,其中该基底的材质系选自矽化锗、矽、矽化镓、磷化铟所组成之族群。3.如申请专利范围第1项所述之自行对准双载子电晶体的制造方法,其中该磊晶层的材质系选自矽化锗、矽、砷化镓、磷化铟、铝砷化镓合金(A1xGa1-xAs,x≦1)、铟砷化镓合金(InxGa1-xAs, x≦1)所组成之族群。4.如申请专利范围第1项所述之自行对准双载子电晶体的制造方法,其中该导体间隙壁的材质包括多晶型导体材料。5.如申请专利范围第1项所述之自行对准双载子电晶体的制造方法,其中该导体层、该导体间隙壁与该第一介电层、该第二介电层具有不同蚀刻选择性。6.如申请专利范围第1项所述之自行对准双载子电晶体的制造方法,其中该第一介电层与该第二介电层具有不同蚀刻选择性。7.如申请专利范围第1项所述之自行对准双载子电晶体的制造方法,其中该导体层的材质包括多晶矽。8.如申请专利范围第1项所述之自行对准双载子电晶体的制造方法,其中该第一介电层与该第二介电层为相同材质。9.如申请专利范围第1项所述之自行对准双载子电晶体的制造方法,其中该基极与该射极、该集极具有不同形态之掺杂。10.一种自行对准双载子电晶体的结构,该结构包括:一基底;一基极,设置该基底上;一基极接触区,设置于该基极两侧之该基底上一射极,设置于该基极上;以及一导体间隙壁,设置于该射极上部的侧壁位置。11.如申请专利范围第10项所述之自行对准双载子电晶体的结构,其中该基底的材质系选自矽化锗、矽、矽化镓、磷化铟所组成之族群。12.如申请专利范围第10项所述之自行对准双载子电晶体的结构,其中该基极的材质系选自矽化锗、矽、砷化镓、磷化铟、铝砷化镓合金(A1xGa1-xAs, x≦1)、铟砷化镓合金(InxGa1-xAs, x≦1)所组成之族群。13.如申请专利范围第10项所述之自行对准双载子电晶体的结构,其中该射极的材质包括多晶矽。14.如申请专利范围第10项所述之自行对准双载子电晶体的结构,其中该导体间隙壁的材质包括多晶型导体材料。15.如申请专利范围第10项所述之自行对准双载子电晶体的结构,其中更包括于该导体间隙壁与该基极之间的该射极侧壁设置一介电层。16.一种自行对准双载子电晶体的制造方法,该方法包括下列步骤:提供一基底,且在该基底上已形成一磊晶层,以作为一基极;在该基底上依序形成一第一介电层、一第二介电层、一第三介电层与一第四介电层;在该第四介电层中形成一开口;在该开口侧壁形成一导体间隙壁;以该第四介电层与该导体间隙壁为罩幕,去除该开口中之该第三介电层、该第二介电层与该第一介电层;在该第三介电层与该开口中形成共形的一第一导体层;对该第一导体层进行一第一掺杂制程;在该第一导体层上形成一第二导体层;去除该开口之外的该第一导体层与该第二导体层,在该开口中形成一第三导体层,以做为一射极;完全去除该第四介电层;对该射极与该导体间隙壁进行一第二掺杂制程;以该射极与该导体间隙壁为罩幕,去除部份该第三介电层;以该射极与该导体间隙壁为罩幕,对该磊晶层进行一第三掺杂制程,以使部份该磊晶层成为一基极接触区;在该射极与残留之该第三介电层侧壁形成一间隙壁;以该射极、该导体间隙壁与该间隙壁为罩幕,去除部份该第二介电层与部份该第一介电层,以露出该氧化间隙壁两侧之该基极接触区;以及在该射极、该导体间隙壁与该基极接触区上形成一金属矽化物层。17.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该基底的材质系选自矽化锗、矽、矽化镓、磷化铟所组成之族群。18.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该磊晶层的材质系选自矽化锗、矽、砷化镓、磷化铟、铝砷化镓合金(A1xGa1-xAs, x≦1)、铟砷化镓合金(InxGa1-xAs, x≦1)所组成之族群。19.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该导体间隙壁的材质包括多晶型导体材料。20.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该第三导体层的材质包括多晶矽。21.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该第三导体层、该导体间隙壁与该第一介电层、该第二介电层、该第三介电层与该第四介电层具有不同蚀刻选择性。22.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该第一介电层与该第二介电层具有不同蚀刻选择性。23.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该第二介电层与该第三介电层具有不同蚀刻选择性。24.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该第三介电层与该第四介电层具有不同蚀刻选择性。25.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该第三介电层与该第四介电层为相同材质。26.如申请专利范围第16项所述之自行对准双载子电晶体的制造方法,其中该第三掺杂制程与该第一掺杂制程、该第二掺杂制程具有不同掺杂形态之杂质。27.一种自行对准双载子电晶体的结构,该结构包括:一基底;一基极,设置该基底上;一基极接触区,设置于该基极两侧之该基底上一射极,设置于该基极上;一导体间隙壁,设置于该射极上部的侧壁位置;一第一介电层,设置该射极两侧之该基极上,并且该第一介电层延伸至部份之该基极接触区上;一第二介电层,设置该第一介电层上;以及一第三介电层,设置该导体间隙壁与该介电层之间的该射极侧壁,并且该第三介电层的端部分别与该基极的两端部略为对齐。28.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中该基底的材质系选自矽化锗、矽、矽化镓、磷化铟所组成之族群。29.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中更包括一间隙壁,该间隙壁系设置于该导体间隙壁与该介电层的侧壁,并且该间隙壁的端部分别与该介电层的两端部略为对齐。30.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中更包括一金属矽化层,且该金属矽化层系设置于该射极、该导体间隙壁与该基极接触区上。31.如申请专利范围第30项所述之自行对准双载子电晶体的结构,其中该金属矽化层的材质系选自矽化镍、矽化钴或是矽化钛所组之族群。32.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中该基极的材质系选自矽化锗、矽、砷化镓、磷化铟、铝砷化镓合金(A1xGa1-xAs, x≦1)、铟砷化镓合金(InxGa1-xAs, x≦1)所组成之族群。33.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中该射极的材质包括多晶矽。34.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中该导体间隙壁的材质包括多晶型导体材料。35.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中该第一介电层与该第二介电层具有不同蚀刻选择性。36.如申请专利范围第27项所述之自行对准双载子电晶体的结构,其中该第二介电层与该第三介电层具有不同蚀刻选择性。37.一种自行对准双载子电晶体的制造方法,该方法包括下列步骤:提供一基底,且在该基底上已形成一磊晶层,以作为一基极;在该基底上依序形成一第一介电层、一第二介电层、一第三介电层与一第四介电层;在该第四介电层中形成一开口;在该开口侧壁形成一导体间隙壁;以该第四介电层与该导体间隙壁为罩幕,去除该开口中之该第三介电层、该第二介电层与该第一介电层;在该开口中形成一导体层以作为射极;完全去除该第四介电层;对该射极与该导体间隙壁进行一第一掺杂制程;以该射极与该导体间隙壁为罩幕,去除部份该第三介电层;以及以该射极与该导体间隙壁为罩幕,对该磊晶层进行一第二掺杂制程,以使部份该磊晶层成为一基极接触区。38.如申请专利范围第37项所述之自行对准双载子电晶体的制造方法,其中该导体层、该导体间隙壁与该第一介电层、该第二介电层、该第三介电层与该第四介电层具有不同蚀刻选择性。39.如申请专利范围第37项所述之自行对准双载子电晶体的制造方法,其中该第一介电层与该第二介电层具有不同蚀刻选择性。40.如申请专利范围第37项所述之自行对准双载子电晶体的制造方法,其中该第二介电层与该第三介电层具有不同蚀刻选择性。41.如申请专利范围第37项所述之自行对准双载子电晶体的制造方法,其中该第三介电层与该第四介电层具有不同蚀刻选择性。42.如申请专利范围第37项所述之自行对准双载子电晶体的制造方法,其中该第三介电层与该第四介电层为相同材质。43.一种自行对准双载子电晶体的制造方法,该方法包括下列步骤:提供一基底,且在该基底上已形成一磊晶层,其中该磊晶层作为一基极;在该磊晶层上依序形成一第一介电层、一第二介电层;在该第二介电层中形成一开口;在该开口侧壁形成一导体间隙壁;以该第二介电层与该导体间隙壁为罩幕,去除该开口中之该第一介电层;在该第二介电层与该开口中形成共形的一第一导体层;对该第一导体层进行一第一掺杂制程;在该第一导体层上形成一第二导体层;去除该开口之外的该第一导体层与该第二导体层,在该开口中形成一第三导体层,以做为一射极;完全去除该第二介电层;对该射极与该导体间隙壁进行一第二掺杂制程;以该射极与该导体间隙壁为罩幕,去除部份该第一介电层;以及以该射极与该导体间隙壁为罩幕,对该磊晶层进行一第三掺杂制程,以使部份该磊晶层成为一基极接触区。44.如申请专利范围第43项所述之自行对准双载子电晶体的制造方法,其中该第三导体层、该导体间隙壁与该第一介电层、该第二介电层具有不同蚀刻选择性。45.如申请专利范围第43项所述之自行对准双载子电晶体的制造方法,其中该第一介电层与该第二介电层具有不同蚀刻选择性。46.如申请专利范围第43项所述之自行对准双载子电晶体的制造方法,其中该第一介电层与该第二介电层为相同材质。图式简单说明:第1A图至第1E图所绘示为习知一种异质接合双载子电晶体的制造流程的剖面示意图;第2A图至第2G图所绘示为本发明之一种自行对准双载子电晶体的制造流程的剖面示意图;以及第3A图至第3I图所绘示为本发明之一种自行对准双载子电晶体的制造流程的剖面示意图。 |
