发明名称 数据处理装置
摘要 本发明提供了一种DMA模式数据处理装置,该数据处理装置能够进行高速的数据处理并能够有效使用存储器总线。对于执行将数据写入存储器和从存储器读取数据中的至少一项的DMA电路,设置了根据CPU的指令工作的开关SW,并且可以基于CPU指令将第一DMA电路和第二DMA电路的存储器数据线和命令信号线通过线路连接起来。因此,当一个DMA电路执行将数据写入存储器或从存储器读取数据时,另一个DMA电路可以获取数据并可以将数据传送到存储器的其它地址或将数据传送到输入/输出装置。
申请公布号 CN101025722A 申请公布日期 2007.08.29
申请号 CN200710078822.1 申请日期 2007.02.15
申请人 夏普株式会社 发明人 南崇博
分类号 G06F13/28(2006.01);H04N1/00(2006.01) 主分类号 G06F13/28(2006.01)
代理机构 北京纪凯知识产权代理有限公司 代理人 龙淳;刘颖
主权项 1.一种数据处理装置,包括:允许数据写入和数据读取的存储器;主控单元,其输出将数据写入到所述存储器和从所述存储器读取数据的开始指令;多个DMA电路,其执行将数据写入所述存储器和从所述存储器读取数据之中的至少一项,以在完成将数据写入所述存储器和从所述存储器读取数据之中的至少一项时输出结束通知;和多个起动指令单元,其输出用于起动所述DMA电路中的每个的起动指令,所述起动指令单元响应来自所述主控单元的所述开始指令或来自所述DMA电路的所述结束通知而输出所述起动指令,所述DMA电路响应来自所述起动指令单元的起动指令而起动;所述数据处理装置具有并列组形成电路,所述并列组形成电路用于基于来自所述主控单元的指令而形成所述DMA电路中的任两个或多个DMA电路的并列组,所述并列组形成电路允许在一个DMA电路的写入处理或读取处理中被处理的数据被另一个DMA电路获得。
地址 日本大阪