半导体装置

摘要

用作构成积层构造之配线层之绝缘膜的阻止蚀刻膜或扩散障壁膜是使用介电常数较矽氮化膜为小的膜，此外，位在下层部之绝缘膜的介电常数则较积层构造的上层部为小，更且，其绝缘膜为SiO膜，在该绝缘膜内部主要含有0.05nm以上、4nm以下之直径的微小空孔。藉此，在维持配线层本身的机械强度的情形下，可以大幅地减低实际的介电常数，而实现一能够减低在配线中传播之信号之延迟情形且高信赖、高性能的半导体装置。