| 主权项 |
1.一种分割一半导体积体电路图案(semiconductorintegrated circuit pattern)的方法,该图案包含有复数个相同图形之单元(cell)以及一多边形平面(polygonalplanar)位于各该单元邻接处,并且该多边形平面包含有二互相平行之水平方向边线以及复数个转角(vertexes),该方法包含有下列步骤:描绘一分割线以分割各该单元邻接处之该多边形平面为复数个单位图形(unit figure),其中该分割线系沿着该多边形平面之一水平方向边线描绘,并且于各该转角处延伸一垂直方向线段至另一水平方向边线。2.如申请专利范围第1项之方法,其中该单位图形包含有三角形(triangle)、矩形(rectangular)、梯形(trapezoid)以及平行四边形(parallelogram)。3.如申请专利范围第1项之方法,其中该方法系应用于将该半导体积体电路图案资料(circuit pattern data)转换为一描绘机台之输入图形资料,以使该描绘机台(writer)得以利用该输入图形资料将该积体电路图案描绘(drawing)于一光罩或是一基底表面。4.一种应用于一资料转换系统之电路图案(circuit pattern)分割方法,该图案包含有复数个相同图形之单元(cell)所组成以及一多边形平面(polygonal planar)位于各该单元邻接处,并且该多边形平面包含有二互相平行之水平方向边线以及复数个转角(vertexes),该方法包含有下列步骤:描绘一分割线以分割各该单元邻接处之该多边形平面为复数个单位图形(unit figure),其中该分割线系沿着该多边形平面之一水平方向边线描绘,并且于各该转角处延伸一垂直方向线段至另一水平方向边线;其中该资料转换系统系将分割后之该电路图案资料转换为一输入图形资料,以使一描绘机台可以利用该输入图形资料将该电路图案描绘于一工作部件(workpiece)。5.如申请专利范围第4项之方法,其中该单位图形包含有三角形(triangle)、矩形(rectangular)、梯形(trapezoid)以及平行四边形(parallelogram)。6.如申请专利范围第4项之方法,其中该工作部件包含一光罩或是一基底。7.一种分割一半导体积体电路图案(semiconductor integrated circuit pattern)的方法,该图案包含有复数个相同图形之单元(cell)以及一多边形平面(polygonal planar)位于各该单元邻接处,该多边形平面系由复数个水平相邻之单位图形所构成,该方法包含有下列步骤:描绘一分割线以使该多边形平面之各该单位图形分别属于至少两区域,其中两相邻之该单位图形系分别属于不同区域。8.如申请专利范围第7项之方法,其中该单位图形包含有三角形(triangle)、矩形(rectangular)、梯形(trapezoid)以及平行四边形(parallelogram)。9.如申请专利范围第7项之方法,其中该方法系应用于将该半导体积体电路图案资料(circuit pattern data)转换为一描绘机台之输入图形资料,以使该描绘机台(writer)得以利用该输入图形资料将该积体电路图案描绘(drawing)于一光罩或是一基底表面。图式简单说明:图一与图二为习知电路图案分割方法之示意图。图三为本发明半导体积体电路图案分割方法之示意图。 |
