| 主权项 |
1.一种应用于低温多晶矽薄膜电晶体之多层次扩散障碍层结构,其系形成在该薄膜电晶体之一绝缘基板与一多晶矽膜之间,该多层次扩散障碍层结构包括:一第一扩散障碍层,其系形成在该绝缘基板上表面,并经一电浆处理,以增加该第一扩散障碍层之粗糙度;以及一第二扩散障碍层,其系形成在该第一扩散障碍层上表面。2.如申请专利范围第1项所述之多层次扩散障碍层结构,另包括一第三扩散障碍层,其系形成在该第二扩散障碍层上表面,其中该第二扩散障碍层系经电浆处理,以增加该第一扩散障碍层之粗糙度。3.如申请专利范围第1项所述之多层次扩散障碍层结构,其中该第一扩散障碍层系选自由SiNx、SiOx和SiOxNy的材质所构成之群组。4.如申请专利范围第1项所述之多层次扩散障碍层结构,其中该电浆处理系为一腐蚀性电浆处理。5.如申请专利范围第2项所述之多层次扩散障碍层结构,其中该第二扩散障碍层系选自由SiNx、SiOx和SiOxNy的材质所构成之群组。6.一种应用于低温多晶矽薄膜电晶体之多层次扩散障碍层结构,其系形成在该薄膜电晶体之一绝缘基板与一多晶矽膜之间,该多层次扩散障碍层结构包括:一第一扩散障碍层,其系形成在该绝缘基板上表面;一第一杂质原子收集层,其系形成在该第一扩散障碍层上表面,且系为一低密度多孔性的构造;以及一第二扩散障碍层,其系形成在该第一杂质原子收集层上表面。7.如申请专利范围第6项所述之多层次扩散障碍层结构,另包括一第三扩散障碍层和一第二杂质原子收集层,其中该第二杂质原子收集层系形成在该第二扩散障碍层上表面,且系为一低密度多孔性的构造,而该第三扩散障碍层系形成在该第二杂质原子收集层上表面。8.如申请专利范围第6项所述之多层次扩散障碍层结构,其中该第一杂质原子收集层系由SiOx的材质所构成。9.如申请专利范围第7项所述之多层次扩散障碍层结构,其中该第二杂质原子收集层系由SiOx的材质所构成。10.一种制作应用于低温多晶矽薄膜电晶体之多层次扩散障碍层结构的方法,包括:形成一第一扩散障碍层在一绝缘基板上表面;对该第一扩散障碍层进行一电浆处理,使该第一扩散障碍层之表面产生缺陷;以及形成一第二扩散障碍层在该第一扩散障碍层上表面。11.如申请专利范围第10项所述之方法,另包括形成一第三扩散障碍层在该第二扩散障碍层上表面,以及对该第二扩散障碍层进行一电浆处理,使该第二扩散障碍层之表面产生缺陷。12.如申请专利范围第10项所述之方法,其中该电浆处理系为一腐蚀性电浆处理。13.如申请专利范围第12项所述之方法,其中该腐蚀性电浆处理系使用选自由NF3气体。14.如申请专利范围第12项所述之方法其中该腐蚀性电浆处理系使用SF6气体。15.如申请专利范围第10项所述之方法,其中该第一扩散障碍层系选自由SiNx、SiOx和SiOxNy的材质所构成之群组。16.一种制作应用于低温多晶矽薄膜电晶体之多层次扩散障碍层结构的方法,包括:形成一第一扩散障碍层在一绝缘基板上表面;形成一低密度多孔性构造的第一杂质原子收集层在该第一扩散障碍层上表面;以及形成一第二扩散障碍层在该第一杂质原子收集层上表面。17.如申请专利范围第16项所述之方法,另包括形成一低密度多孔性构造的第二杂质原子收集层在该第二扩散障碍层上表面,以及形成一第三扩散障碍层在该第二杂质原子收集层上表面。18.如申请专利范围第16项所述之方法,其中该第一杂质原子收集层系由SiOx的材质所构成。19.如申请专利范围第17项所述之方法,其中该第二杂质原子收集层系由SiOx的材质所构成。图式简单说明:图一系为本发明一实施态样之低温多晶矽(LTPS)薄膜电晶体液晶显示器的多层次扩散障碍层结构的剖面示意图;图二系为本发明之杂质浓度分布图;以及图三系为本发明另一实施态样之低温多晶矽(LTPS)薄膜电晶体液晶显示器的多层次扩散障碍层结构的剖面示意图。 |
