发明名称 半導体パッケージのスルーホール構造の改良された構成
摘要 半導体パッケージは、複数のスルーホール構造の構成を含む垂下ビーム部を備える。実施形態において、垂下ビーム部の第1の面は、その各々が第1の面及び第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する複数のエッジを含む。第1の面は、その各々が、複数のエッジ隣接エッジのペアのそれぞれの間に位置する複数のアーム部を備える。第1の面は、その各々が、複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部を備える。他の実施形態において、複数のノード部の各々について、ノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有する。
申请公布号 JP2016531011(A) 申请公布日期 2016.10.06
申请号 JP20160538905 申请日期 2013.09.27
申请人 インテル・コーポレーション 发明人 テー、ウェン ホン;ハネイ、サラ ケイ.;リム、シィ ファン
分类号 B81B3/00;B81C1/00;H01L23/12 主分类号 B81B3/00
代理机构 代理人
主权项
地址