一种针对逻辑端口的双边数字滤波电路

摘要

本发明公开了一种针对逻辑端口的双边数字滤波电路，包括与输入信号IN连接的计数器电路，计数器电路的输出端连接有S‑R锁存器电路，S‑R锁存器电路的输出端作为数字滤波电路的输出信号OUT，计数器电路的控制端连接有控制电路，计数器电路的输出端与控制电路的输入端之间连接有反馈电路，控制电路连接有时钟信号CLK；当输入信号IN的逻辑翻转后的稳定时间大于等于N个CLK下降沿的间隔时，输出信号OUT能采集到输入信号IN；当稳定时间不能满足上述条件时，输出信号OUT维持不变；通过时间可以通过调节CLK的时钟周期和计数器电路中的计数量来控制；本发明实现了滤波时间精确灵活可调以及数字电路小的物理面积。

主权项

一种针对逻辑端口的双边数字滤波电路，其特征在于：包括与输入信号IN连接的计数器电路，所述计数器电路的输出端连接有S‑R锁存器电路，所述S‑R锁存器电路的输出端作为数字滤波电路的输出信号OUT，所述计数器电路的控制端连接有控制电路，所述计数器电路的输出端与所述控制电路的输入端之间连接有反馈电路，所述控制电路连接有时钟信号CLK。