| 主权项 |
2.如申请专利范围第1项之晶胞配置,其中电容器(K0)和位元线(B)配置于基板(1)上方。3.如申请专利范围第1或第2项之晶胞配置,其中-第一沟渠(G1)之宽度和第二沟渠(G2)之宽度相同,-相之第一沟渠(G1)之间的距离是相同的,-相之字元线沟渠(其间未配置上述之隔离沟渠)之间的距离是相同的,-在第一源极/汲极区(S/D1)上配置一些接触区(KB),其平行于表面(F)之横切面是与第一源极/汲极区(S/D1)之平行于表面(F)之横切面相一致,-各接触区(KB)是与位元线(B)相连接。4.如申请专利范围第3项之晶胞配置,其中相之第二沟渠(G2)之间的距离是相同的。5.一种DRAM晶胞配置之制造方法,其特征为:-在基板(1)中产生相而配置之第一沟渠(G1)(其互相平行而延伸)及相而配置之第二沟渠(G2),其垂直于第一沟渠(G1)且互相平行而延伸,-一些第二沟渠(G2)(其称为字元线沟渠)设有闸极介电质(GD)且其余之第二沟渠(G2)(其称为隔离沟渠)中填入一种绝缘材料,字元线沟渠中之一接于另一个字元线沟渠且亦接于一个隔离沟渠,隔离沟渠中之一接于二个字元线沟渠,-在字元线沟渠中分别产生一条字元线(W)及一个配置于此字元线(W)上方之隔离用之保护结构(S),它们一起填入相对应之字元线沟渠中,-第一沟渠(G1)在字元线沟渠外部之此部份是以绝缘材料填入,-在基板(1)中须产生电晶体之第一源极/汲极区(S/D1),使其接于基板(1)之表面(F),具有均匀之垂直厚度,其在基板(1)中之深度较字元线沟渠还浅且分别配属于二个电晶体以及接于二个字元线沟渠和二个第一沟渠(G1),-产生位元线(B)且使其与第一源极/汲极区(S/D1)相连接,-在基板(1)中须产生电晶体之第二源极/汲极区(S/D2),使其接于基板(1)之表面(F),具有均匀之垂直厚度,其在基板(1)中之深度较字元线沟渠还浅且分别接于一个字元线沟渠,一个隔离沟渠及二个第一沟渠(G1),-产生电容器(K0)且使其与第二源极/汲极区(S/D2)相连接。6.如申请专利范围第5项之制造方法,其中-第二沟渠(G2)中以绝缘材料填入,-产生一种条形之遮罩(P),其条形覆盖第二沟渠(G2)之每第三个沟渠,-藉助于此遮罩(P)使第二沟渠(G2)中裸露之绝缘材料被去除,-在第二沟渠(G2)中产生闸极介电质(GD)及字元线(W),在第二沟渠(G2)中去除该绝缘材料。7.如申请专利范围第5或第6项之制造方法,其中-须产生第一沟渠(G1)和第二沟渠(G2),使此二种沟渠之宽度相同,-须产生第一沟渠(G1),使相第一沟渠(G1)之间的距离相等,-须产生字元线沟渠,使相之字元线沟渠(其间未配置上述之隔离沟渠)之间的距离相等,-施加一种中间氧化物(Z)于基板(1)上,-藉由中间氧化物(Z)之遮罩式蚀刻,选择性地对该保护结构(S)而产生各接触孔直至第一源极/汲极区(S/D1)为止,在接触孔中产生一种接触区(KB),其平行于表面(F)之横切面等于第一源极/汲极区(S/D1)之平行于表面(F)之横切面,-位元线(B)是与接触区(KB)相连接。8.如申请专利范围第7项之制造方法,其中位元线(B)和电容器(K0)产生于基板(1)上方。9.如申请专利范围第5或第6项之方法,其中-首先产生第一沟渠(G1)且其中以绝缘材料填入,-施加一种辅助层(H)且以条形方式使其被结构化,-在已结构化之辅助层(H)之条形之间产生第二沟渠(G2),-第二沟渠(G2)中以绝缘材料填入,-藉助于遮罩(P)使第二沟渠(G2)中裸露之绝缘材料选择性地对该辅助层(H)而被去除。10.如申请专利范围第7项之方法,其中-首先产生第一沟渠(G1)且其中以绝缘材料填入,-施加一种辅助层(H)且以条形方式使其被结构化,-在已结构化之辅助层(H)之条形之间产生第二沟渠(G2),-第二沟渠(G2)中以绝缘材料填入,-藉助于遮罩(P)使第二沟渠(G2)中裸露之绝缘材料选择性地对该辅助层(H)而被去除。11.如申请专利范围第8项之方法,其中-首先产生第一沟渠(G1)且其中以绝缘材料填入,-施加一种辅助层(H)且以条形方式使其被结构化,-在已结构化之辅助层(H)之条形之间产生第二沟渠(G2),-第二沟渠(G2)中以绝缘材料填入,-藉助于遮罩(P)使第二沟渠(G2)中裸露之绝缘材料选择性地对该辅助层(H)而被去除。图式简单说明:第1图 在产生第一沟渠之后,此基板之府视图。第2图 在产生一种辅助层,第二沟渠和一个遮罩之后,此基板之横切面。第3a图 在产生闸极介电质,字元线,各保护结构,电晶体之源极/汲极区,中间氧化物,接触区,电容器和位元线之后第2图之横切面。第3b图 在第3a图之各步骤之后第1图之府视图,其中显示一些接触区,字元线,第一沟渠和第二沟渠。 |
