| 发明名称 | 相联存储器及存储器系统 | ||
| 摘要 | 本发明有关的检测p个(p为2及以上的整数)位串的每个位串与基准位串是否一致的相联存储器，具备：对于将所述p个位串的每个位串分割成q个(q为2及以上的整数)而得到的各位群的每个位群分成p次与所述基准位串的对应位群进行比较的q个比较电路；将所述q个比较电路的输出线进行预充电的预充电电路；以及在所述q个比较电路进行第r次(r为1及以上且p－1及以下的整数变量，p为2及以上的整数)比较处理之中、当至少在一个所述比较电路中被判定为不一致时就在第(r+1)次以后的比较处理时使所述预充电电路进行的预充电停止的比较控制电路。 | ||
| 申请公布号 | CN1538455A | 申请公布日期 | 2004.10.20 |
| 申请号 | CN200410032284.9 | 申请日期 | 2004.03.29 |
| 申请人 | 株式会社东芝 | 发明人 | 菅原毅;藤本幸宏 |
| 分类号 | G11C15/00 | 主分类号 | G11C15/00 |
| 代理机构 | 上海专利商标事务所 | 代理人 | 包于俊 |
| 主权项 | 1.一种检测p个(p为2及以上的整数)位串的每个位串与基准位串是否一致的相联存储器，其特征在于，具备：对于将所述p个位串的每个位串分割成q个(q为2及以上的整数)而得到的各位群的每个位群分成p次与所述基准位串的对应位群进行比较的q个比较电路；将所述q个比较电路的输出线进行预充电的预充电电路；以及在所述q个比较电路进行第r次(r为1及以上且p-1及以下的整数变量，p为2及以上的整数)比较处理之中、当至少在一个所述比较电路中被判定为不一致时就在第(r+1)次以后的比较处理时使所述预充电电路进行的预充电停止的比较控制电路。 | ||
| 地址 | 日本东京 | ||