发明名称 面向流应用的片内存储器
摘要 本发明公开了一种面向流应用的片内存储器,它包括单端口SRAM存储器、描述符寄存器文件、一个或一个以上的数据缓冲器和存储器访问流水线,所述描述符寄存器文件由多个相同结构的寄存器组成,用来描述流数据在单端口SRAM存储器中的起始块位置和长度信息,所述数据缓冲器是计算单元或其他部件访问存储器的逻辑接口,存储器访问流水线控制所有数据缓冲器对单端口SRAM存储器访问的仲裁和访存流水线,计算单元以及外部客户端通过数据缓冲器,在存储器访问流水线的控制下访问单端口SRAM存储器。本发明能够用来负责流数据和流指令在各部件间传输,既能同时为多个计算单元、网络接口提供各种长度的流数据,又能作为片内大容量Cache缓存计算单元生产中间流。
申请公布号 CN100456271C 申请公布日期 2009.01.28
申请号 CN200710034575.5 申请日期 2007.03.19
申请人 中国人民解放军国防科学技术大学 发明人 陈海燕;衣晓飞;蒋江;杨学军;张民选;邢座程;张明;穆长富;阳柳;曾献君;马驰远;李勇;高军;李晋文;倪晓强;唐遇星;张承义;齐树波
分类号 G06F13/16(2006.01) 主分类号 G06F13/16(2006.01)
代理机构 湖南兆弘专利事务所 代理人 赵洪
主权项 1、一种面向流应用的片内存储器,其特征在于:它包括单端口SRAM存储器、描述符寄存器文件、一个以上的数据缓冲器和存储器访问流水线,所述描述符寄存器文件由多个相同结构的寄存器组成,用来描述流数据在单端口SRAM存储器中的起始块位置和长度信息,所述数据缓冲器是计算单元或其他部件访问存储器的逻辑接口,存储器访问流水线控制所有数据缓冲器对单端口SRAM存储器访问的仲裁和访存流水线,计算单元以及外部客户端通过各个数据缓冲器,在存储器访问流水线的控制下访问单端口SRAM存储器;所述数据缓冲器包括一个数据传输控制器和两个结构一致的半缓冲器,数据传输控制器用来控制数据块传输的过程,数据缓冲器具有两个输入输出端口,一个是SRAM的读写端口,另外一个是其所服务客户端的读写端口;两个半缓冲器用来支持计算单元与数据缓冲器之间和数据缓冲器与单端口SRAM存储器之间同时进行数据交换,数据传输控制器中包含一个数据控制寄存器,数据控制寄存器用来从指令中获取本次传输的数据块地址、长度、传输方向、传输计数模式信息,再向存储器访问流水线发出访问请求,获取访问权限后由数据控制寄存器控制该数据传输过程。
地址 410073湖南省长沙市砚瓦池正街47号国防科学技术大学计算机学院