存储器命令和地址总线拓扑、存储器系统及方法

摘要

本发明的实施方案提供可以以减少的信号劣化调节更高CA数据输出频率的存储器命令和地址(CA)总线体系结构。对本发明的一个实施方案，在主板上划分CA，并且将CA信号分量路由到两个DIMM/通道存储器总线设计的两个双列直插存储器模块(DIMM)中的每一个。然后，每个DIMM上的CA信号分量被依序地路由通过各个DIMM上的每个动态随机存取存储器(DRAM)芯片。在一个实施方案中，在路由通过每个DRAM后，CA信号在DIMM上终止。在另一实施方案中，在每个各自的DIMM的最后一个DRAM处的管芯上，终止CA信号。

主权项

1.一种存储器系统，包括：存储控制器；多个存储器模块，每个存储器模块包含多个存储器芯片；命令和地址总线，所述命令和地址总线将所述存储控制器耦合到所述多个存储器模块中的每一个，以使从所述存储控制器传播到所述存储器芯片的命令和地址信号传播到第一存储器模块，在所述第一存储器模块处所述信号被划分为多个分量，每个分量相应于所述多个存储器模块的一个，每个分量依次地传播通过各自相应的存储器模块的多个存储器芯片的每一个。