| 主权项 |
1.一种半导体装置之制造方法,该半导体装置具备有:基板;形成于前述基板上之绝缘膜;在前述绝缘膜上,与基板面平行之方向诱发应变的第1半导体层;形成于前述第1半导体层之源极以及汲极区域;以及在前述第1半导体层上具备由闸极绝缘膜以及闸极电极所形成之闸极积层体;该制造方法具备有:在第1半导体层上藉由磊晶成长形成第2半导体层的步骤;加热前述第2半导体层的步骤;以及除去前述第2半导体层的步骤;而前述第2半导体层之面内方向之晶格常数系不同于第1半导体层,而加热前述第2半导体层的步骤,系在第2半导体层之表面照射能量线而在第1半导体层诱发应变。2.一种半导体装置之制造方法,该半导体装置具备有:基板;形成于前述基板上之绝缘膜;形成于前述绝缘膜上之第1半导体层;形成于前述第1半导体层之第1区域的n型MOS电晶体;形成于前述第1半导体层之第2区域上的第2半导体层;以及形成于该第2半导体层之p型MOS电晶体;该制造方法具备有:在第1半导体层上藉由磊晶成长形成第2半导体层的步骤;加热前述第1区域之第2半导体层的步骤;以及去除前述第1区域之第2半导体层的步骤;前述第2半导体层之面内方向之晶格常数系大于第1半导体层,而加热前述第2半导体层的步骤,系在第2半导体层之表面照射能量线而在第1半导体层诱发拉力应变。3.如申请专利范围第1项或第2项之半导体装置之制造方法,其中,前述能量线的照射时间系设定在1毫微秒(ns)以上至10毫秒(ms)以下的范围。4.如申请专利范围第1项或第2项之半导体装置之制造方法,其中,前述第1半导体层系由Si膜形成,第2半导体层系由SiGe膜形成,前述SiGe膜之Ge浓度系设定在10原子%以上至40原子%以下之范围。5.如申请专利范围第1项或第2项之半导体装置之制造方法,其中,前述第2半导体层系由具有多数层之积层体所构成,前述积层体中,相接于第1半导体层的层系由具有与第1半导体层之面内方向的晶格常数差异极大的晶格常数,且前述积层体各层之前述差异系向该积层体之积层方向逐渐减小。6.如申请专利范围第1项或第2项之半导体装置之制造方法,其中,前述第2半导体层系由具有多数层的积层体形成,前述积层体中,该积层体的表面的层系由能量线之吸收率高于连接第1半导体层之层的材料所形成。7.如申请专利范围第2项之半导体装置之制造方法,其中,加热前述第2半导体层的步骤,系选择性地对前述第2半导体层的第1区域照射能量线。8.如申请专利范围第2项之半导体装置之制造方法,其中,系另外具备有:在加热前述第1区域之第2半导体层的步骤之前,形成使前述绝缘膜露出于前述第1区域与第2区域之间的沟部的步骤。9.一种半导体装置之制造方法,该半导体装置具备有:基板;形成于前述基板上之绝缘膜;在前述绝缘膜上,与基板面平行之方向诱发应变之Si膜;形成于前述Si膜上之Ge膜;形成于前述Ge膜之源极以及汲极区域;以及前述Ge膜上具备由闸极绝缘膜以及闸极电极所形成之闸极积层体;该制造方法具备有:藉由磊晶成长在Si膜上形成第2半导体层的步骤;于前述第2半导体层照射能量线而在前述Si膜诱发应变之步骤;去除前述第2半导体层的步骤;以及在诱发前述应变之Si膜上藉由磊晶成长形成Ge膜的步骤;前述第2半导体层之面内方向之晶格常数系大于Si膜。10.如申请专利范围第9项之半导体装置之制造方法,其中,前述第2半导体层系由具有多数SiGe膜之积层体所形成,而前述积层体之前述Si膜侧的膜的Ge浓度系高于该积层体表面的膜。11.一种半导体装置,具备有:基板;形成于前述基板上之绝缘膜;形成于前述绝缘膜上,具备在与基板面平行之方向具有拉力应变之第1区域与第2区域的第1半导体层;由形成于前述第1区域之源极以及汲极区域,以及在该第1区域之第1半导体层上由闸极绝缘膜以及闸极电极所形成之n型MOS电晶体;形成于前述第2区域之第1半导体层上,而在与基板面平行之方向具有压缩应变的第2半导体层;以及由形成于该第2半导体层之源极以及汲极区域;以及在该第2半导体层上由闸极绝缘膜以及闸极电极所形成之p型MOS电晶体;前述第2半导体层之面内方向之晶格常数系大于第1半导体层。12.一种半导体基板,具备有:基板;形成于前述基板上之绝缘膜;以及设在前述绝缘膜上,与基板面平行之方向诱发拉力应变之Si膜;前述Si膜中之依据二次离质谱分光所测定的Ge含有量,于该深度方向之移动平均的最大値为31018原子/cm-3以下。13.一种半导体基板,具备有:基板;形成于前述基板上之绝缘膜;以及在前述绝缘膜上,与基板面平行之方向诱发拉力应变之Si膜;前述Si膜中之依据二次离质谱分光所测定的Ge含有量,成为21018原子/cm-3以下之距离Si膜的表面之深度,为3nm以下。14.如申请专利范围第12项或第13项之半导体基板,其中,前述Si膜系经由使绝缘膜露出之沟部互相分隔为多数区域所组成。15.一种半导体基板之制造方法,该半导体装置具备有:基板;形成于前述基板上之绝缘膜;以及在前述绝缘膜上,与基板面平行之方向诱发应变之第1半导体层;该制造方法具备有:在第1半导体层上藉由磊晶成长形成第2半导体层的步骤;加热前述第2半导体层的步骤;以及去除前述第2半导体层的步骤;前述第2半导体层之面内方向之晶格常数系不同于前述第1半导体层,前述加热第2半导体层的步骤系在第2半导体层之表面照射能量线而使第1半导体层诱发应变。16.如申请专利范围第15项之半导体基板之制造方法,又具备有:于形成前述第2半导体层的步骤及加热前述第2半导体层的步骤之间,形成使前述绝缘膜露出于前述第1半导体层与第2半导体层之间的沟部,并互相分割该第1半导体层与第2半导体层为预定的区域之步骤。17.如申请专利范围第16项之半导体基板之制造方法,其中,前述能量线的照射,系针对将第2半导体层分割而成之一个区域或是多数区域之每一个而进行。18.如申请专利范围第15项之半导体基板之制造方法,其中,又具备有:在形成前述第2半导体层的步骤之前,形成使绝缘膜露出于前述第1半导体层的沟部,并互相分割该第1半导体层为预定的区域之步骤。19.一种半导体基板之制造方法,该半导体装置具备有:基板;形成于前述基板上之绝缘膜;在前述绝缘膜上,与基板面平行之方向诱发应变之Si膜;以及形成于前述Si膜上之Ge膜;该制造方法具备有:在Si膜上藉由磊晶成长形成第2半导体层的步骤;加热前述第2半导体层的步骤;去除前述第2半导体层的步骤;以及在诱发前述应变之Si膜上藉由磊晶成长形成Ge膜的步骤;前述第2半导体层之面内方向之晶格常数系大于Si膜,而前述加热第2半导体层的步骤系在第2半导体层表面照射能量线而于Si膜诱发应变。20.一种半导体基板之制造方法,该半导体装置具备有:基板;形成于前述基板上之绝缘膜;形成于前述绝缘膜上,在与基板面平行之方向具有诱发拉力应变之第1区域的第1半导体层;以及形成于前述第1半导体层之第2区域上的第2半导体层;该制造方法具备有:在第1半导体层上藉由磊晶成长形成第2半导体层的步骤;加热前述第1区域之第2半导体层的步骤;以及去除前述第1区域之第2半导体层的步骤;前述第2半导体层之面内方向之晶格常数系大于第1半导体层,而前述加热第2半导体层的步骤,系在第2半导体层之表面照射能量线而在第1半导体层诱发拉力应变。图式简单说明:第1图系为本发明之第1实施形态之半导体基板的剖视图。第2图系显示第1实施形态之半导体基板的制造步骤(其1)之图式。第3图系显示第1实施形态之半导体基板的制造步骤(其2)之图式。第4图系显示第1实施形态之半导体基板的制造步骤(其3)之图式。第5图系显示第1实施形态之半导体基板的制造步骤(其4)之图式。第6图系显示第1实施形态之半导体基板的制造步骤(其5)之图式。第7图系显示应变Si膜的拉曼移位(Raman Shift)与照射能量之关系之图式。第8图系显示雷射照射的照射能量与SiGe膜的厚度之关系之图式。第9图系显示雷射照射后的氧化矽膜/Si膜/SiGe膜之积层体的深度分布之图式。第10图系显示第1实施形态的实施例1之半导体基板的应变Si膜中的Ge含有量的深度分布之图式。第11图系显示比较例1之半导体基板的Si膜中的Ge含有量的深度分布之图式。第12图系显示比较例2之半导体基板的应变Si膜中的Ge含有量的深度分布之图式。第13图系为本发明之第2实施形态之半导体基板的剖视图。第14图系显示第2实施形态之半导体基板的制造步骤的一部份(其1)之图式。第15图系显示第2实施形态之半导体基板的制造步骤的一部份(其2)之图式。第16图系为第14图的步骤之半导体基板的俯视图。第17图系显示本发明之第3实施形态之半导体基板的制造步骤(其1)之图式。第18图系显示第3实施形态之半导体基板的制造步骤(其2)之图式。第19图系为本发明之第4实施形态之半导体基板的剖视图。第20图系为本发明之第5实施形态之半导体基板的剖视图。第21图系显示第5实施形态之半导体基板的制造步骤(其1)之图式。第22图系显示第5实施形态之半导体基板的制造步骤(其2)之图式。第23图系显示第5实施形态之半导体基板的制造步骤(其3)之图式。第24图系为本发明的第6实施形态之半导体基板的剖视图。第25图系显示第6实施形态之半导体基板的制造步骤(其1)之图式。第26图系显示第6实施形态之半导体基板的制造步骤(其2)之图式。第27图系显示第6实施形态之半导体基板的制造步骤(其3)之图式。 |
