| 摘要 |
本发明揭示一种包括具有至少一信号线的链路与一控制器之记忆系统。该控制器包括耦合至该链路以发送第一资料之至少一发射器与耦合至该发射器之一第一错误保护产生器。该第一错误保护产生器向该资料之至少一部分动态添加一错误侦测码。至少一接收器系耦合至该链路以接收第二资料。一第一错误侦测逻辑决定该控制器接收到的第二资料是否包含至少一错误，而若侦测到一错误则判定一第一错误状态。该系统包括一具有耦合至该链路以发送该第二资料的至少一记忆装置发射器之记忆装置。耦合至该记忆装置发射器之一第二错误保护产生器向该第二资料之至少一部分动态添加一错误侦测码。 |
