| 发明名称 | 集成电路结构 | ||
| 摘要 | 本发明提供集成电路结构。上述集成电路结构包括一基底及一通道位于该基底之上。该通道包括由III族元素和V族元素所构成的一第一III-V族化合物半导体材料。一栅极结构设置于该通道上。一源极/漏极区域邻接该通道，以及该源极/漏极区域包括一IV族区域择自一群组实质上包含硅、锗、及上述的组合。通过再成长硅/锗源极/漏极区域，可将既有的硅化技术用于降低源极/漏极电阻，且改善最终晶体管的驱动电流。缓冲层具有缓和介于晶体管的通道与源极/漏极区域之间的晶格常数转换的效果，因而导致具有降低缺陷密度和降低结漏电流的效果。 | ||
| 申请公布号 | CN101908543B | 申请公布日期 | 2016.06.22 |
| 申请号 | CN201010196909.0 | 申请日期 | 2010.06.02 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 柯志欣;万幸仁 |
| 分类号 | H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L27/088(2006.01)I |
| 代理机构 | 北京德恒律师事务所 11306 | 代理人 | 陆鑫;高雪琴 |
| 主权项 | 一种集成电路结构，包括：一基底；一通道位于该基底之上，其中该通道包括由III族元素和V族元素所构成的一第一III‑V族化合物半导体材料；一栅极结构设置于该通道上；以及一源极/漏极区域邻接该通道，其中该源极/漏极区域包括一IV族区域择自一群组包含硅、锗、及上述的组合，其中该源极/漏极区域还包括一缓冲层位于该通道和该IV族区域之间且直接毗邻该通道和该IV族区域，以及其中该缓冲层包括一第二III‑V族化合物半导体材料具有一晶格常数介于该通道的晶格常数与该IV族区域的晶格常数之间。 | ||
| 地址 | 中国台湾新竹市 | ||