感测式半导体封装件及其制法

摘要

本发明公开了一种感测式半导体封装件及其制法，提供一包含有多个感测芯片的晶圆，以将其接置于一具有绝缘层、多条导电线路及底板的承载板上，并对应相邻感测芯片主动面的焊垫间形成多个外露出该导电线路的凹槽，从而于该凹槽处形成电性连接相邻芯片主动面焊垫及该导电线路的金属层，接着于该晶圆上接置透光体以封盖该芯片感测区，并移除该底板以外露出该导电线路及绝缘层，再沿各该感测芯片间进行切割，以形成多个感测式半导体封装件，从而可避免现有技术于晶圆非主动面形成倾斜槽口，因不易对准至正确位置所产生槽口位置偏移，以及于该倾斜槽口中所形成的线路与主动面线路连接处易发生应力集中、断裂的问题。

主权项

1. 一种感测式半导体封装件的制法，包括：提供一包含有多个感测芯片的晶圆及一承载板，该晶圆及感测芯片具有相对的主动面及非主动面，该感测芯片的主动面上设有感测区及多个焊垫，另该承载板具有一底板、设于该底板上的多条导电线路、及覆盖该底板及导电线路的绝缘层，以将该晶圆接置于该承载板的绝缘层上；于相邻感测芯片主动面的焊垫间形成多个凹槽，且该凹槽深度为至该导电线路位置；于该凹槽处形成金属层，并使该金属层电性连接至相邻感测芯片的焊垫及该承载板的导电线路；于该晶圆上接置透光体以封盖该感测区；移除该承载板的底板而外露出该导电线路及绝缘层；以及沿各该感测芯片间进行切割，以形成多个感测式半导体封装件。