发明名称 |
高速短距离输入/输出(I/O) |
摘要 |
描述了一种装置,该装置包括:位于第一管芯上的多个发射器电路;位于第二管芯上的多个接收器电路;多个数据传输线,所述多个数据传输线将所述第一管芯通信地耦合至所述第二管芯,以便所述多个发射器电路向所述多个接收器电路并行传输数据比特;终端电路,所述终端电路包括共享电容器和多个电阻器,所述多个电阻器中的每个电阻器对应于多个导电线中的一个导电线并且所述多个电阻器中的每个电阻器耦合至所述共享电容器;以及并行编码块,所述并行编码块用于根据直流(DC)平衡码对由所述多个发射器电路经由所述多个数据传输线传输的数据进行编码。 |
申请公布号 |
CN105794112A |
申请公布日期 |
2016.07.20 |
申请号 |
CN201480064935.4 |
申请日期 |
2014.11.21 |
申请人 |
英特尔公司 |
发明人 |
Z·吴 |
分类号 |
H03K19/0175(2006.01)I;G11C7/10(2006.01)I |
主分类号 |
H03K19/0175(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
陈松涛;王英 |
主权项 |
一种装置,包括:位于第一管芯上的多个发射器电路;位于第二管芯上的多个接收器电路;多个导电线,所述多个导电线将所述第一管芯通信地耦合至所述第二管芯,以便所述多个发射器电路将数据比特并行传输至所述多个接收器电路;终端电路,所述终端电路包括共享电容器和多个电阻器,所述多个电阻器中的每个电阻器对应于所述多个导电线中的一个导电线并且所述多个电阻器中的每个电阻器耦合至所述共享电容器;以及并行编码块,所述并行编码块用于根据直流(DC)平衡码对由所述多个发射器电路经由所述多个导电线传输的数据进行编码。 |
地址 |
美国加利福尼亚 |