| 摘要 |
1. Фильтр последовательности видеоимпульсов, содержащий интегратор, вход которого является входом фильтра, вычитающее устройство и М блоков задержки, при этом выход интегратора подключен к первому входу вычитающего устройства непосредственно, а ко второму входу через первый блок задержки, отличающийся тем, что введены ограничитель снизу на нулевом уровне и ограничитель сверху на нулевом уровне, соединенные входами с выходами вычитающего устройства, и М-1 блоков пересечения, первый из которых связан первым и вторым входами через второй блок задержки с выходом ограничителя снизу на нулевом уровне, третьим и четвертым входами с выходом ограничителя сверху на нулевом уровне, а все последующие соединены каждый первым и вторым входами с выходом предыдущего блока пересечения непосредственно, а третьим и четвертым входами через соответствующий из М-2 блоков задержки, выход М-1 блока пересечения является выходом фильтра.2. Фильтр последовательности видеоимпульсов по п.1, отличающийся тем, что каждый блок пересечения содержит первый сумматор с первым прямым и вторым инверсными входами, второй сумматор с первым и вторым прямыми входами и третий сумматор с первым прямым и вторым инверсным входами, первый и второй вычислитель модуля, при этом первые входы первого и второго сумматора являются соответственно первым и вторым входами блока пересечения, вторые входы первого и второго сумматора являются соответственно третьим и четвертым входами блока пересечения, выходы первого и второго сумматора соединены с первым и вторым входом третьего сумматора через первый и второй вычислители модуля соответственно, а выход тре� |
