发明名称 INTEGRATED CIRCUIT PACKAGING TECHNIQUES AND CONFIGURATIONS FOR SMALL FORM-FACTOR OR WEARABLE DEVICES
摘要 본 발명의 실시예들은 소형 폼 팩터 또는 웨어러블 디바이스들을 위한 집적 회로(IC) 패키징 기술들 및 구성들에 관한 것이다. 일 실시예에서, 장치는 제 1 면 및 제 1 면에 대향 배치된 제 2 면, 및 제 1 면과 제 2 면 사이에 배치된 측벽을 갖는 기판과 - 측벽은 기판의 둘레를 정의함 -, 기판의 제 1 면과 제 2 면 사이에 배치된 복수의 기판 관통 비아(TSV)와, 제 1 면 상에 배치된 제 1 유전층 - 제 1 유전층은 제 1 유전층의 평면에서 하나 이상의 다이의 전기 신호들을 라우팅하기 위한 전기 라우팅 피처들을 포함함 -을 포함할 수 있다. 다른 실시예들이 설명되고/되거나 청구될 수 있다.
申请公布号 KR20160074439(A) 申请公布日期 2016.06.28
申请号 KR20157028072 申请日期 2014.11.12
申请人 INTEL CORPORATION 发明人 KONG JACKSON CHUNG PENG;CHEAH BOK ENG;OOI KOOI CHI;PERIAMAN SHANGGAR;SKINNER MICHAEL P.
分类号 H01L23/48;H01L21/768;H01L23/373;H01L25/065 主分类号 H01L23/48
代理机构 代理人
主权项
地址