发明名称 具有单元‑可选择的字线译码的非易失性3D存储器
摘要 存储器元件的三维阵列形成在位于半导体基板之上的不同距离处的平面的多个层之上。存储器元件的每一个可由在平面中的字线(WL)和局部位线访问。三维阵列包括通过多个层的平面的柱线(331,332)的二维阵列。柱线为用作局部位线的第一类型(331),以及通过将各个存储器元件(348)预置到永久的低电阻状态以用于连接专门访问各个字线的第二‑类型的柱线而提供对字线的访问的第二类型(332)。在基板上的金属线的阵列可切换地连接到垂直位线以提供对局部位线和字线的访问。
申请公布号 CN106170831A 申请公布日期 2016.11.30
申请号 CN201580003589.3 申请日期 2015.03.23
申请人 桑迪士克科技有限责任公司 发明人 T.彦;R.E.朔伊尔莱茵
分类号 G11C5/02(2006.01)I;G11C13/00(2006.01)I;G11C17/16(2006.01)I;H01L27/24(2006.01)I 主分类号 G11C5/02(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 邱军
主权项 一种存储器,包括以由具有x、y和z‑方向的直角坐标定义的三维样式布置的并且具有在z‑方向中堆叠的多个平行的平面的存储器元件,该存储器还包括:多个第一导线,在该z‑方向中延伸通过所述多个平面并且以该x‑方向中的行和该y‑方向中的列的二维矩形阵列布置,其中所述多个第一导线由第一‑类型的第一导线和第二‑类型的第一导线构成;多个第二导线,在该x‑方向中延伸穿过各单独的平面、并且在y‑方向中在所述多个第一导线之间被隔开、并且在各单独的平面中与所述多个第一导线分开,其中该第一和第二导线在穿过各单独的平面的多个位置处相互邻近地交叉;多个非易失性存储器元件,在邻近各个第一导线和第二导线的交叉点在所述多个位置处在相应的第一导线和第二导线之间连接,其中所述多个非易失性存储器元件由第一‑类型的存储器元件和第二‑类型的存储器元件构成;每个所述第二导线被用于经由用作导电连接器的第二‑类型的存储器元件而专门地访问第二‑类型的第一导线,其中所述第二‑类型的存储器元件被预置在永久地导电的状态中;多个第三导线;以及一行选择装置,被布置为分别将第一导线的各个选择的行切换到所述多个第三导线。
地址 美国得克萨斯州