| 发明名称 | 非易失性半导体存储装置 | ||
| 摘要 | 由支撑基板(1)、埋入式绝缘层(2)、以及半导体层(3)构成SOI基板。1poly型存储单元(10)具有：一对源极/漏极区域(11)、浮动栅电极层(13)、以及控制栅用杂质扩散区(14)。分离绝缘层(6)从半导体层(3)的表面起延伸到埋入式绝缘层(2)并同时包围控制栅用杂质扩散区(14)的周围，从而将形成有源极/漏极区域(11)的区域和控制栅用杂质扩散区(14)分隔开。由此，能够获得防止寄生双极型动作，并适合于高度集成化的非易失性半导体存储装置。 | ||
| 申请公布号 | CN101055880A | 申请公布日期 | 2007.10.17 |
| 申请号 | CN200710096145.6 | 申请日期 | 2007.04.13 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 小野田宏 |
| 分类号 | H01L27/12(2006.01);H01L29/788(2006.01) | 主分类号 | H01L27/12(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王岳;刘宗杰 |
| 主权项 | 1.一种非易失性半导体存储装置，具备：支撑基板；埋入式绝缘层，形成在上述支撑基板上；半导体层，形成在上述埋入式绝缘层上；一对杂质扩散区，作为形成在上述半导体层表面上的源极/漏极；浮动栅电极层，隔着栅极绝缘层形成在由上述一对杂质扩散区所包夹的上述半导体层上；控制栅用杂质扩散区，以隔着栅极间绝缘层与上述浮动栅电极层相向的方式，形成在上述半导体层的表面上；以及第1分离绝缘层，从上述半导体层的表面起延伸到上述埋入式绝缘层，并同时包围上述控制栅用杂质扩散区的周围，从而将形成有上述一对杂质扩散区的区域与上述控制栅用杂质扩散区分隔开。 | ||
| 地址 | 日本东京都 | ||