发明名称 用于提高的倒装芯片封装可靠性的管芯级金属密度梯度
摘要 集成电路(11)在顶表面上具有金属凸块(80),其在下层(91-97)上建立了形成金属凸块时可能有破坏性的应力。已实施在底层金属互连层(91、93、95、97)中确保最小金属密集度来减低破坏效应。最小金属密集度在拐角处最高,其次是沿着不在拐角的边界,且接着是内部。通常在金属凸块(80)下面的互连层(91、93、95、97)中的区域需要比不在凸块下面的邻接区域大的密集度。对于进一步远离集成电路(11)的表面的金属互连层(95、97)需要更少的密集度。所希望的金属密集度是通过首先尝试较简单的方案来实现。如果没有效,则尝试不同的方法直至达到最小密集度或者直至尝试了最后的方法。
申请公布号 CN101461054A 申请公布日期 2009.06.17
申请号 CN200780020417.2 申请日期 2007.03.30
申请人 飞思卡尔半导体公司 发明人 S·K·波兹德;K·J·海斯;田锐骐;E·O·特拉维斯;T·S·尤林;B·P·维尔克森;K·C·虞
分类号 H01L21/76(2006.01)I 主分类号 H01L21/76(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 屠长存
主权项 1. 一种用于制造集成电路的方法,包括:提供一种集成电路设计,包括用于第一金属互连层和位于集成电路顶表面上的金属凸块位置的设计;在第一金属互连层中限定第一应力区,其中第一应力区具有位于金属凸块位置之下的部分且具有第一金属密集度的要求;在第一金属互连层中限定第二应力区,其中第二应力区邻近第一应力区,不位于金属凸块位置之下,并且具有小于第一金属密集度的第二金属密集度的要求;和通过增加第一应力区和第二应力区中第一金属互连层中的金属,以在第一应力区中至少实现第一金属密集度和在第二应力区中至少实现第二金属密集度,从而构建所述集成电路。
地址 美国得克萨斯