发明名称 |
一种ASIC设计时钟网络重构系统及方法 |
摘要 |
本发明公开了一种ASIC设计时钟网络重构系统及方法,包括时钟结点分析及锚定单元,用于依据重构配置文件对ASIC前端网表中的时钟网络结构进行分析,得到分析结果并对时钟网络结构中的待改造网络结点进行锚定;测试时钟插入单元,用于分别对待改造网络结点进行改造,得到改造后的ASIC设计时钟网络结构;时钟连接重布单元,用于依据分析结果对改造后的ASIC设计时钟网络结构中特定的时钟连接进行调整,得到重构时钟网络结构;重构时钟网络输出单元,用于输出重构时钟网络结构的报告文件以及重构后的ASIC设计网表。该系统为ASIC设计后端流程时时钟网络的改造提供了一个统一规划和调整的平台,大大降低了由此带来的设计返工,提高了整体研发的效率。 |
申请公布号 |
CN105808824A |
申请公布日期 |
2016.07.27 |
申请号 |
CN201610110026.0 |
申请日期 |
2016.02.26 |
申请人 |
浪潮(北京)电子信息产业有限公司 |
发明人 |
唐涛;王硕;石广;刘海林 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
罗满 |
主权项 |
一种ASIC设计时钟网络重构系统,其特征在于,包括:时钟结点分析及锚定单元,用于接收ASIC前端网表和重构配置文件,依据所述重构配置文件对所述ASIC前端网表中的时钟网络结构进行分析,得到分析结果并依据所述分析结果对所述时钟网络结构中的待改造网络结点进行锚定;测试时钟插入单元,用于分别对所述待改造网络结点进行改造,得到改造后的ASIC设计时钟网络结构;时钟连接重布单元,用于在不改变所述改造后的ASIC设计时钟网络结构的逻辑关系的基础上,依据所述分析结果对改造后的ASIC设计时钟网络结构中的特定的时钟连接进行调整以满足ASIC后端设计的需要,得到重构时钟网络结构;重构时钟网络输出单元,用于输出重构时钟网络结构的报告文件以及包括所述重构时钟网络结构的ASIC设计网表。 |
地址 |
100085 北京市海淀区上地信息路2号2-1号C栋1层 |