在高速DRAM中建立并保持理想的读取等待时间的方法与装置

摘要

为了实现并规定读取等待时间，开发了一种用于管理源自外部时钟信号的内部时钟信号的可变定时的方法与装置，以补偿相对于数据流的读时钟倒计时量的不确定性和变化。在DRAM初始化阶段产生一个复位信号并启动为外部时钟周期计数的第一计数器，该复位信号还通过延迟锁定环的从延时线来启动一个第二计数器。这些计数器一旦启动便连续运行，而其计数值之间的差异便代表了作为外部时钟信号的内部延时。一个内部读取等待时间值被用来补偿两个计数器中的任一计数器的计数值，来应对DRAM电路的内部读取等待时间。一旦未补偿的计数器之值与经补偿的计数器之值相等，读入的数据便以规定的读取等待时间放到输出线上，与外部读时钟同步。

主权项

1.一种操作存储装置的方法，包括：对外部时钟信号计数；对源于所述外部时钟信号的内部读时钟信号计数；响应读命令而保持所述外部时钟信号的计数值；确定在所述外部时钟信号的保持计数值与所述内部读时钟信号的计数值之间是否存在预定关系；以及响应所述预定关系之存在，将读出数据放到一输出线上。