发明名称 |
插塞的制造方法 |
摘要 |
一种插塞的制造方法,包括下列步骤:首先提供基底,此基底上形成有介电层,介电层上形成有开口,开口暴露出基底上用来导通其它结构的区域。然后形成黏着层覆盖开口中用来导通其它结构的区域。接着形成插塞物质层于开口中,并且蚀刻插塞物质层以形成插塞,使插塞的高度约低于介电层,以及以对介电层比对该插塞物质层具有高选择比的蚀刻法蚀介电层,使介电层的高度约等于插塞。 |
申请公布号 |
CN1239822A |
申请公布日期 |
1999.12.29 |
申请号 |
CN98115222.8 |
申请日期 |
1998.06.24 |
申请人 |
世大积体电路股份有限公司 |
发明人 |
何青原 |
分类号 |
H01L21/768;H01L21/28;H01L21/302 |
主分类号 |
H01L21/768 |
代理机构 |
柳沈知识产权律师事务所 |
代理人 |
陶凤波 |
主权项 |
1.一种插塞的制造方法,包括下列步骤:提供一基底,该基底上形成有一介电层,其中该介电层上形成有一开口,并且该开口暴露出所述基底上一设置用来电性导通的区域;形成一黏著层,覆盖所述基底上的设置用来电性导通的区域和所述开口中介电层的侧壁;在开口中形成一插塞物质层,插塞物质层填满所述开口;回蚀插塞物质层,使开口中插塞物质层的高度约低于介电层,借以形成插塞;以及蚀刻介电层,使该介电层的高度大约相当于插塞的高度。 |
地址 |
台湾省新竹科学工业园区 |