一种FPGA电路及其设计方法

摘要

本发明公开了一种FPGA电路及其设计方法，所述电路包括输入输出单元、布线单元和可配置逻辑单元，所布线单元包括第一多路选择器，所述可配置逻辑单元包括组合逻辑电路；所述第一多路选择器的输入端与所述输入输出单元的输出端连接，所述第一多路选择器的输出端与所述组合逻辑电路的输入端之间通过寄存器电路直接连接，通过在所述输入输出单元与可配置逻辑单元中的组合逻辑电路之间增加设置一个寄存器电路，缩短了输入输出单元中寄存器与可配置逻辑单元中的寄存器之间的关键路径，降低了两寄存器之间的延迟，解决了无法达到对于高速信号电路设计的设计要求的技术问题，实现了可根据不同的设计要求调整FPGA的时序的功能，提高了FPGA电路设计的最大频率。

主权项

一种FPGA电路，其特征在于，包括：输入输出单元、布线单元和可配置逻辑单元，所述布线单元包括第一多路选择器；所述可配置逻辑单元包括组合逻辑电路；所述第一多路选择器的输入端与所述输入输出单元的输出端连接，所述第一多路选择器的输出端与所述组合逻辑电路的输入端之间通过寄存器电路直接连接。