发明名称 一种时序网表管理方法及装置
摘要 本发明提供了一种时序网表管理方法及装置,该方法包括:根据设计文件获取时序网表,查找时序网表内各设备的时序模型,为各设备建立子时序网表;子时序网表包括设备所有节点、各节点与其他节点的连接关系,节点包括设备的管脚;获取子时序网表中输入节点及其前向路径的路径时延信息,将前向路径的路径时延信息添加到输入节点的后向路径上,删除子时序网表中输入节点及其前向路径;根据端口映射关系,利用删除输入节点及其前向路径的子时序网表生成设计文件的最终时序网表。通过本发明的实施,基于静态时序分析的时序网表优化方法,优化了时序网表中时序路径的存储结构,减小内存使用,时在保证分析结果的准确性上,提高EDA软件运行效率。
申请公布号 CN105718698A 申请公布日期 2016.06.29
申请号 CN201610095339.3 申请日期 2016.02.19
申请人 深圳市同创国芯电子有限公司 发明人 王涛;张敏
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 深圳鼎合诚知识产权代理有限公司 44281 代理人 江婷;李发兵
主权项 一种时序网表管理方法,其特征在于,包括:根据设计文件获取时序网表,查找所述时序网表内各设备的时序模型,为各设备建立子时序网表;所述子时序网表包括设备所有节点、各节点与其他节点的连接关系,所述节点包括所述设备的管脚;获取所述子时序网表中输入节点及其前向路径的路径时延信息,将所述前向路径的路径时延信息添加到所述输入节点的后向路径上,删除所述子时序网表中输入节点及其前向路径;根据端口映射关系,利用删除输入节点及其前向路径的子时序网表生成所述设计文件的最终时序网表。
地址 518057 广东省深圳市南山区高新科技产业园南区科技南八道豪威科技大厦16层