发明名称 |
避免无效核跳跃和提供硬件辅助的低功率状态选择的机构 |
摘要 |
本文描述用于避免无效核跳跃以及提供硬件辅助的功率状态选择的设备和方法。预测核的未来闲置‑活动。如果预测到有效核跳跃场景的活动模式的驻留期足够大,那么确定核有效并且得到允许。但是,如果预测到有效活动模式驻留的时间不够长,即预测到无效模式驻留的时间较长,那么拒绝核跳跃请求。因此,设计者可实现避免核跳跃的策略,该策略针对执行核跳跃的代价(例如,核跳跃的时间代价)权衡核跳跃的潜在增益(例如,减轻核跳跃状况)。单独地,可在硬件中预测与核的硬件功率状态相关联的闲置持续时间。此外,确定闲置持续时间预测的精度。一旦接收到使核进入某个功率状态的请求,功率管理单元便可选择硬件预测的功率状态(如果精度足够高的话)或利用请求的功率状态(如果硬件预测的精度不够高的话)。 |
申请公布号 |
CN105912303A |
申请公布日期 |
2016.08.31 |
申请号 |
CN201610191485.6 |
申请日期 |
2010.12.24 |
申请人 |
英特尔公司 |
发明人 |
J.J.宋;J.H.克拉福德 |
分类号 |
G06F9/30(2006.01)I |
主分类号 |
G06F9/30(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
叶晓勇;付曼 |
主权项 |
一种设备,包括:多个处理器核;预测机构,用于预测在未来间隔所述多个处理器核的未来活动;以及核跳跃机构,用于基于在所述未来间隔所述多个处理器核的所述未来活动确定核跳跃是否有效,并响应于基于所述多个处理器核的所述未来活动确定所述核跳跃不有效而禁止核跳跃事件。 |
地址 |
美国加利福尼亚州 |