发明名称 一种电流频率转换电路
摘要 本发明公开了一种电流频率转换电路,包括一个积分器,4组开关+K1、+K2、‑K1、‑K2,4组恒流源+I1、+I2、‑I1、‑I2,其中|+I1|=|‑I1|,|+I2|=|‑I2|,且|+I2|≥|+I1|;4组比较器+C1、+C2、‑C1、‑C2;4组定时器+T1、+T2、‑T1、‑T2。本发明利用电荷平衡原理,根据输入电流的大小,自动切换与之平衡的恒流源,较好的解决了分辨率与量程之间的矛盾,实现了高精度、大量程电流‑频率转换,采用相同性能开关条件下大大提高了动态转换范围;本发明采用一个积分器,不对输入信号切换,全量程转换过程中电流信息不丢失,避免了两个积分器交替工作不能良好衔接的问题,具有很高的转换精度。
申请公布号 CN103441764B 申请公布日期 2016.09.21
申请号 CN201310364490.9 申请日期 2013.08.20
申请人 北京控制工程研究所 发明人 马官营;王冲;李勇;陈小娟;付明睿;陈超;姚宁
分类号 H03M1/12(2006.01)I 主分类号 H03M1/12(2006.01)I
代理机构 中国航天科技专利中心 11009 代理人 褚鹏蛟
主权项 一种双刻度因子电流频率转换电路,其特征在于,包括一个积分器,4组开关+K1、+K2、‑K1、‑K2,4组恒流源+I1、+I2、‑I1、‑I2,4组比较器+C1、+C2、‑C1、‑C2,4组定时器+T1、+T2、‑T1、‑T2;其中|+I1|=|‑I1|,|+I2|=|‑I2|,且|+I2|≥|+I1|;比较器+C1的反相输入端接固定门限电压+VT1,比较器+C2的反相输入端接固定门限电压+VT2,比较器‑C1的同相输入端接固定门限电压‑VT1,比较器‑C2的同相输入端接固定门限电压‑VT2,所述门限电压满足|+VT1|=|‑VT1|,|+VT2|=|‑VT2|,|+VT2|&gt;|+VT1|;输入电流连接到积分器的输入端;积分器将输入电流积分后输出电压信号Vi;所述输出电压信号Vi连接到比较器+C1、+C2的同相输入端和比较器‑C1、‑C2的反相输入端;比较器+C1的输出端TRG1+连接至定时器+T1的输入端;定时器+T1的输出信号控制开关+K1,同时作为脉冲输出信号‑P1;比较器+C2的输出端TRG2+连接到定时器+T2的输入端,定时器+T2的输出信号控制开关+K2,同时作为脉冲输出信号‑P2;比较器‑C1的输出端TRG1‑连接至定时器‑T1的输入端,定时器‑T1的输出信号控制开关‑K1,同时作为脉冲输出信号+P1;比较器‑C2的输出端TRG2‑连接至定时器‑T2的输入端,定时器‑T2的输出信号控制开关‑K2,同时作为脉冲输出信号+P2;开关+K1的一端连接到恒流源+I1,另一端连接到积分器的输入端;开关+K2的一端连接到恒流源+I2,另一端连接到积分器的输入端;开关‑K1的一端连接到恒流源‑I1,另一端连接到积分器的输入端;开关‑K2的一端连接到恒流源‑I2,另一端连接到积分器的输入端;4组定时器+T1、+T2、‑T1、‑T2由FPGA或者CPLD实现,每个定时器的工作过程如下:初始状态为swinit,输出VF为‘0’,在系统时钟上升沿,检测比较器的输出信号TRG,如果TRG=‘1’,则状态转移到swion状态,否则保持swinit状态,在swion状态输出VF为‘1’,在swion状态启动定时器,定时时间到达高电平定时时间设定值TH时状态转移到swioff状态,否则保持在swion状态,在swioff状态,输出信号VF为‘0’,在swioff状态启动定时器,定时时间到达低电平定时时间设定值TL时状态转移到swinit状态,否则保持在swioff状态;其中TH≥TL&gt;0;对脉冲输出信号+P1、+P2、‑P1、‑P2进行计数,其频率分别记作f<sub>+2</sub>、f<sub>+1</sub>、f<sub>‑1</sub>、f<sub>‑2</sub>,则输入电流与脉冲输出频率有如下关系:i=K<sub>1</sub>(f<sub>+1</sub>‑f<sub>‑1</sub>)+K<sub>2</sub>(f<sub>+2</sub>‑f<sub>‑2</sub>),其中,K<sub>1</sub>、K<sub>2</sub>为两个刻度因子,且K<sub>2</sub>≥K<sub>1</sub>。
地址 100080 北京市海淀区北京2729信箱