与CMOS工艺兼容的NAND闪存结构的逻辑MTP

摘要

本发明涉及一种与CMOS工艺兼容的NAND闪存结构的逻辑MTP，其包括：一个PMOS晶体管和一个NCAP电容组成单元，其中NCAP电容的漏极连接编程线，NCAP电容的浮栅连接PMOS晶体管的栅极；然后由2个或多个这种单元串联组合在一起，即每个PMOS晶体管漏极连接到下一个PMOS晶体管的源极；在串联组合的首尾PMOS晶体管上再各串联一个PMOS晶体管，所有PMOS晶体管的衬底通过N阱连接在一起，所有NCAP电容的衬底通过P阱连接在一起。所述P阱可以不做在深N阱里，也可以做在深N阱里，用深N阱来隔离深N阱里面的P阱和p型衬底。本发明的优点是：将PMOS晶体管和NCAP组成的基本单元串联起来实现存储功能，可以省去PMOS晶体管源极和漏极上的连接，大大减小了单个基本单元的比特的面积，降低了成本。

主权项

与CMOS工艺兼容的NAND闪存结构的逻辑MTP，其特征是，包括：一个PMOS晶体管和一个NCAP电容组成单元，其中NCAP电容的漏极连接编程线，NCAP电容的浮栅连接PMOS晶体管的栅极；然后由2个或多个这种单元串联组合在一起，即每个PMOS晶体管漏极连接到下一个PMOS晶体管的源极；在串联组合的首尾PMOS晶体管上再各串联一个PMOS晶体管，所有PMOS晶体管的衬底通过N阱连接在一起，所有NCAP电容的衬底通过P阱连接在一起。