| 摘要 |
본 발명은 서브스트레이트의 공간을 효율적으로 사용하고 비용을 절감할 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다. 일례로, 상면에 제 1 배선 패턴과 상기 제 1 배선 패턴을 덮는 제 1 패시베이션층이 형성되고, 하면에 제 2 배선 패턴과 상기 제 2 배선 패턴을 덮는 제 2 패시베이션층이 형성된 서브스트레이트; 상기 서브스트레이트의 상부에 형성된 반도체 다이; 상기 서브스트레이트와 반도체 다이를 전기적으로 연결시키는 추가 패턴부; 및 상기 서브스트레이트, 반도체 다이 및 추가 패턴부를 인캡슐레이션시키는 인캡슐란트를 포함하는 반도체 패키지를 개시한다. |
