发明名称 |
基于LTPS半导体薄膜晶体管的GOA电路 |
摘要 |
本发明提供的基于LTPS半导体薄膜晶体管的GOA电路,包括级联的多个GOA单元,每一级GOA单元均包括扫描控制模块、输出模块、下拉模块以及输出调节模块。引入了第九、第十、第十一、第十二薄膜晶体管组成的输出调节模块,无论是在正向扫描时还是反向扫描时,第四节点M(n)的电平随着第二时钟信号CK2在高、低电平之间跳变而发生同样的高、低电平跳变。相比于现有技术中输出端G(n)的高低电平主要是靠第二薄膜晶体管来实现,本发明提供的基于LTPS薄膜晶体管的GOA电路,在相同的时间内,一定程度上可以提高输出端G(n)的输出能力,提高面内Pixel的充电率,进而改善液晶面板的显示效果。 |
申请公布号 |
CN105788553A |
申请公布日期 |
2016.07.20 |
申请号 |
CN201610331196.1 |
申请日期 |
2016.05.18 |
申请人 |
武汉华星光电技术有限公司 |
发明人 |
李亚锋 |
分类号 |
G09G3/36(2006.01)I |
主分类号 |
G09G3/36(2006.01)I |
代理机构 |
深圳翼盛智成知识产权事务所(普通合伙) 44300 |
代理人 |
黄威 |
主权项 |
一种基于LTPS半导体薄膜晶体管的GOA电路,其特征在于,包括:级联的多个GOA单元,每一级GOA单元均包括扫描控制模块、输出模块、下拉模块以及输出调节模块;设n为正整数,除第一级与最后一级GOA单元以外,在第n级GOA单元中:所述扫描控制模块包括:第一薄膜晶体管、第三薄膜晶体管以及第五薄膜晶体管;所述第一薄膜晶体管的栅极电性连接于第一时钟信号,源极电性连接于上一级第n‑1级GOA单元的输出端G(n‑1),漏极电性连接于第三节点;所述第三薄膜晶体管的栅极电性连接于第三时钟信号,源极电性连接于下一级第n+1级GOA单元的输出端G(n+1),漏极电性连接于所述第三节点;所述第五薄膜晶体管的栅极电性连接于恒压高电平,源极电性连接于所述第三节点,漏极电性连接于第一节点;所述输出模块包括:第二薄膜晶体管以及第一自举电容;所述第二薄膜晶体管的栅极电性连接于所述第一节点,源极电性连接于第二时钟信号,漏极电性连接于输出端G(n);所述第一自举电容的一端电性连接于所述第一节点,另一端电性连接于所述输出端G(n);所述下拉模块包括:第四薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第二自举电容;所述第四薄膜晶体管的栅极电性连接于第二节点,源极电性连接于恒压低电平,漏极电性连接于所述输出端G(n);所述第六薄膜晶体管的栅极电性连接于所述第三节点,源极电性连接于所述恒压低电平,漏极电性连接于所述第二节点;所述第七薄膜晶体管的栅极电性连接于所述第二节点,源极电性连接于所述恒压低电平,漏极电性连接于所述第一节点;所述第八薄膜晶体管的栅极电性连接于第四时钟信号,源极电性连接于所述恒压低电平,漏极电性连接于所述输出端G(n);所述第二自举电容的一端电性连接于所述第二节点,另一端电性连接于所述第二时钟信号;以及所述输出调节模块包括:第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管以及第十二薄膜晶体管;所述第九薄膜晶体管的栅极电性连接于所述第二时钟信号,源极电性连接于所述恒压高电平,漏极电性连接于第四节点;所述第十薄膜晶体管的栅极电性连接于所述第一节点,源极电性连接于所述第四节点,漏极电性连接于所述输出端G(n);所述第十一薄膜晶体管的栅极电性连接于所述输出端G(n‑1),源极电性连接于所述恒压低电平,漏极电性连接于所述第四节点;所述第十二薄膜晶体管的栅极电性连接于所述输出端G(n+1),源极电性连接于所述恒压低电平,漏极电性连接于所述第四节点。 |
地址 |
430079 湖北省武汉市东湖开发区高新大道666号生物城C5栋 |