利用两阶段编程的非易失性存储器

摘要

本公开涉及利用两阶段编程的非易失性存储器。对非易失性存储器进行编程包括作为粗/精编程过程的部分的将一系列编程脉冲施加于存储器单元。在编程脉冲之间，响应于施加在共同字线上的单个基准电压，针对目标数据状态的粗阶段验证水平验证处于粗阶段的存储器单元，并且针对目标数据状态的精阶段验证水平验证处于精阶段的存储器单元。对于已被验证为已经达到粗阶段验证水平的处于粗阶段的存储器单元，将针对下一编程脉冲暂时禁止存储器单元编程并且该存储器单元被切换至精阶段。对于已被验证为已经达到精阶段验证水平的处于精阶段的存储器单元，将禁止存储器单元进一步编程。

主权项

一种设备，包括：多个存储器单元；以及与所述存储器单元通信的一个或更多个控制电路，所述一个或更多个控制电路被配置成将一系列编程轮次应用于所述存储器单元，所述一个或更多个控制电路被配置成在编程轮次之间针对目标数据状态的第一验证水平感测所述存储器单元的第一子集，并且针对所述目标数据状态的第二验证水平感测所述存储器单元的第二子集，对于被感测成已经达到所述第一验证水平的存储器单元，所述一个或更多个控制电路被配置成针对后续编程轮次暂时禁止编程并且将所述存储器单元添加到所述第二子集，对于被感测成已经达到所述第二验证水平的存储器单元，所述一个或更多个控制电路被配置成禁止进一步编程。