发明名称 | 半导体器件及其制造方法 | ||
摘要 | 一种半导体器件,其中包括:在半导体基片(1)上形成的绝缘膜(14);在该绝缘膜(14)中形成的沟槽(14b)和通孔(14a);在至少一个沟槽(14b)和通孔(14a)中形成并且由导电材料所制成以防止铜扩散的第一底层(16);在第一底层(16)上的至少沟槽(14b)和通孔(14a)之一中形成并且由铜或铜合金所制成的主导电层(19);以及通过CVD方法在主导电层(19)和第一底层(16)之间形成并且形成在第一底层(16)上的第二底层(17),其具有在第二底层(17)和主导电层(19)之间的界面上固溶在主导电层中的金属元素。 | ||
申请公布号 | CN100334709C | 申请公布日期 | 2007.08.29 |
申请号 | CN01817996.7 | 申请日期 | 2001.11.01 |
申请人 | 富士通株式会社 | 发明人 | 酒井久弥;清水纪嘉;大塚信幸 |
分类号 | H01L21/768(2006.01) | 主分类号 | H01L21/768(2006.01) |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 朱海波 |
主权项 | 1.一种半导体器件,包括:在半导体基片上形成的绝缘膜;在该绝缘膜中形成的沟槽和通孔;在沟槽和通孔的至少一个中形成并且由导电材料所制成以防止铜扩散的第一底层;在第一底层上的沟槽和通孔的至少之一中形成并且由铜或铜合金所制成的主导电层;以及在主导电层和第一底层之间形成并且通过CVD方法形成在第一底层上的第二底层,其具有在第二底层和主导电层之间的界面上固溶在主导电层中的金属元素,其中第二底层由氮化锆制成。 | ||
地址 | 日本神奈川 |