发明名称 非易失性半导体存储器
摘要 当不同的字线被顺次访问时,字译码器为了并行执行访问操作而使字线的激活期间的一部分相互重叠。即,非易失性半导体存储器可进行并行执行访问操作的管线处理。与非易失性存储单元的漏极以及源极连接的位线以及源极线的组合均不相同。因此,即使在为了并行执行多个读出操作而激活多条字线时,也可使存储单元电流只在所述非易失性存储单元的漏极-源极间流动。从而,在具有并行执行多个读出操作的管线功能的非易失性半导体存储器中,可执行顺次访问任意非易失性存储单元的随机访问。
申请公布号 CN101002278A 申请公布日期 2007.07.18
申请号 CN200480043788.9 申请日期 2004.08.16
申请人 富士通株式会社 发明人 饭冈修
分类号 G11C16/08(2006.01);H01L27/10(2006.01) 主分类号 G11C16/08(2006.01)
代理机构 北京东方亿思知识产权代理有限责任公司 代理人 赵淑萍
主权项 1.一种非易失性半导体存储器,其特征在于,包括:被配置成矩阵状的多个非易失性存储单元;与所述非易失性存储单元的栅极连接的多条字线;与所述非易失性存储单元的漏极连接的多条位线;与所述非易失性存储单元的源极连接的多条源极线;以及字译码器,根据地址信号来激活所述字线,并且在不同的字线被顺次访问时,为了并行执行访问操作而使字线的激活期间的一部分相互重叠;其中,与所述非易失性存储单元的漏极以及源极连接的位线以及源极线的组合均不相同。
地址 日本神奈川县