具有任意频率控制时钟的DDS电路

摘要

用直接数字合成发生频谱上纯的、灵活的时钟的测试系统。时钟用于自动测试系统的模拟和数字装置。DDS电路与测试系统时钟同步，因为它用发生自系统时钟的DDS时钟来定时。通过使用跟踪相对于系统时钟的累加相位的并行累加器，减小了累加相位误差。在重合点，DDS累加器的累加相位被复位成系统累加器的值。

主权项

1.一种使在DDS频率上定时的DDS电路与第一时钟同步的方法，DDS的第一相位增量根据第一时钟的周期来指定，所述方法包括：a)在来自第一时钟的DDS频率上发生时钟；b)通过与DDS时钟的频率和第一时钟的频率之间的比率成比例地缩放第一相位增量来产生DDS相位增量；及c)在DDS电路内的DDS累加器中累加DDS相位增量，DDS电路通过在DDS频率上的时钟来定时。