| 发明名称 | 像素结构 | ||
| 摘要 | 本发明公开了一种像素结构，配置于一基板上并与一扫描线及一数据线电性连接，像素结构包括一半导体图案以及一像素电极。半导体图案包括至少二通道区、至少一掺杂区以及一源极区与一漏极区。通道区位于扫描线下方，其中通道区具有不同的宽度长度比值。掺杂区连接于通道区之间。像素电极与漏极区电性连接，其中源极区连接于其中一个通道区与数据线之间，而漏极区接于另一个通道区与像素电极之间。扫描线在不同的通道区上方具有不同的宽度，且各通道区的一长度与扫描线的宽度相等。 | ||
| 申请公布号 | CN101221960A | 申请公布日期 | 2008.07.16 |
| 申请号 | CN200810001065.2 | 申请日期 | 2008.01.18 |
| 申请人 | 友达光电股份有限公司 | 发明人 | 萧嘉强;罗诚;胡至仁 |
| 分类号 | H01L27/12(2006.01);H01L23/522(2006.01);G02F1/136(2006.01);G02F1/1362(2006.01) | 主分类号 | H01L27/12(2006.01) |
| 代理机构 | 北京律诚同业知识产权代理有限公司 | 代理人 | 梁挥;祁建国 |
| 主权项 | 1.一种像素结构，配置于一基板上并与一扫描线及一数据线电性连接，其特征在于，该像素结构包括：一半导体图案，该半导体图案包括：至少二通道区，位于该扫描线下方，其中该些通道区具有不同的宽度长度比值；至少一掺杂区，连接于该些通道区之间；一源极区与一漏极区；以及一像素电极，与该漏极区电性连接，其中该源极区连接于其中一个通道区与该数据线之间，而该漏极区接于另一个通道区与该像素电极之间；其中，该扫描线在不同的通道区上方具有不同的宽度，且各该通道区的一长度与该扫描线的一宽度相等。 | ||
| 地址 | 台湾省新竹 | ||