半导体存储装置

摘要

本发明提供一种在使用可设定为深度等待模式和等待模式的伪SRAM的装置中，能缩短从深度等待模式向等待模式的恢复时间的动作控制电路。当从深度等待模式切换为等待模式时，第一和第二定时器电路12和14被起动，分别输出进行单元更新所必需的一定周期的定时器输出TN和比单元更新周期短的周期的时序信号TR。计数器电路15在从深度等待模式切换为等待模式之后，对第二定时器电路14的输出TR进行计数，当与设定值一致时，输出定时器输出动作模式切换信号C。由多路复用器构成的选择电路17借助于计数器电路15的输出而被进行切换控制，在计数器电路的计数值与设定值一致之前，选择TR，在之后的等待模式中选择并输出TN。

主权项

1.一种具有多种动作模式的半导体存储装置，包含：第一周期发生电路，生成第一周期的时序脉冲；第二周期发生电路，生成比第一周期短的第二周期的时序脉冲；内部电压发生电路，当被输入来自于上述第一或第二周期发生电路的时序脉冲时动作，生成规定的内部电压；以及时序脉冲切换电路，当从上述半导体存储装置的上述多种动作模式内的第一动作模式切换为第二动作模式时，选择来自于上述第二周期发生电路的时序脉冲，提供给上述内部电压发生电路。