| 主权项 |
一种基于FPGA技术的可配置PCI总线的收发电路，其特征在于：该收发电路包括FPGA器件，FPGA器件内部包括PCI顶层模块，PCI顶层模块包括实例化的ALTERA PCI IP核、后端匹配电路、外围电路控制模块和存储器电路控制模块，其中实例化的ALTERA PCI IP核与后端匹配电路相连接；后端匹配电路分别与外围电路控制模块及存储器电路控制模块相连接；实例化的ALTERA PCI IP核通过PCI总线与金手指相连接；外围电路控制模块与板卡上的外围电路相连接；存储器电路控制模块与板卡上的外设存储器相连接；全部模块通过PCI顶层模块封装为一个整体；所述的后端匹配电路根据控制命令判读工作模式，通过对命令的判读以有限状态机的方式实现，其读写时序流程是：后端匹配电路的有限状态机的初始状态为空闲状态idle，在pci_clk的第5个时钟上升沿检测到本地端信号lt_framen被拉低，有限状态机开始动作，跳转到译码状态decode；根据对本地端控制信号的译码结果，有限状态机进行工作模式的选择，当为读交易时，有限状态机根据结果，在第6个时钟上升沿直接跳转到三种读状态，分别为存储器单周期读状态single_rd、存储器突发读状态burst_rd、IO读状态io_rd；当为写操作时，在第6个时钟上升沿要跳转到写等待状态wait_1clock，延迟一个pci_clk时钟周期，在第7个时钟上升沿再根据译码结果，跳转到相应的三种写状态，分别为存储器单周期写状态single_wr、存储器突发写状态burst_wr、IO写状态io_wr；在存储器突发写状态后，根据时序要求要跳转到最后一地址写操作状态last_wr，完成读写操作后，根据时序要求要跳转到两个等待状态：本地等待状态1 local_wait1和本地等待状态2 local_wait2在这两个状态中检测相关控制命令，当符合要求时，回到空闲状态idle，完成此次一次读写交易；所述的外围电路控制模块包括液晶显示屏控制子模块、拨码开关控制子模块、LED指示灯控制子模块和温度传感器控制子模块；液晶显示屏控制模块、拨码开关控制子模块、LED指示灯控制子模块和温度传感器控制子模块分别与PCI顶层模块中的后端匹配电路相连接，PCI总线信号中的PCI时钟信号和复位信号分别接入液晶显示屏控制子模块、拨码开关控制子模块、LED指示灯控制子模块和温度传感器控制子模块。 |
