一种实现非时钟控制寄存器数据更新的系统及方法

摘要

本发明公开了一种涉及电路设计领域中的实现非时钟控制寄存器数据更新的系统及方法，其中所述系统包括用于产生使能信号的使能信号单元和非时钟控制寄存器，还包括传输延时单元，用于延时所述使能信号单元产生的使能信号；输入数据获取单元，用于在所述使能信号单元产生的使能信号有效时，获取输入数据输入到所述非时钟控制寄存器的数据输入端；非时钟控制寄存器，用于在经所述传输延时单元延时后的使能信号有效时，读取自身数据输入端的输入数据并保存。本发明可以保证非时钟控制寄存器准确无误地读取输入数据。

主权项

1、一种实现非时钟控制寄存器数据更新的系统，包括用于产生使能信号的使能信号单元和非时钟控制寄存器，其特征在于，还包括：传输延时单元，用于延时所述使能信号单元产生的使能信号；输入数据获取单元，用于在所述使能信号单元产生的使能信号有效时，获取输入数据输入到所述非时钟控制寄存器的数据输入端；非时钟控制寄存器，用于在经所述传输延时单元延时后的使能信号有效时，读取自身数据输入端的输入数据并保存。