| 发明名称 | 提高SOI NMOS器件ESD保护能力的方法以及SOI NMOS器件 | ||
| 摘要 | 本发明提供了一种提高SOI NMOS器件ESD保护能力的方法以及SOI NMOS器件。本发明的提高SOI NMOS器件ESD保护能力的方法包括：在SOI的硅顶层中进行阱区离子注入以及沟道离子注入以形成器件区域；在器件区域顶部形成栅极氧化层；在栅极氧化层上通过淀积和刻蚀形成包含栅极侧墙的栅极结构；在暴露的硅顶层表面和器件区域表面布置光刻胶层，并且部分地去除器件区域表面上的光刻胶层，从而部分地暴露器件区域表面；利用光刻胶层执行局部倾斜注入，在器件区域内形成局部ESD离子注入区域；在栅极结构两侧分别形成器件区域内的漏极和源极。 | ||
| 申请公布号 | CN106129043A | 申请公布日期 | 2016.11.16 |
| 申请号 | CN201610511023.8 | 申请日期 | 2016.06.30 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 颜丙勇;杜宏亮 |
| 分类号 | H01L23/60(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L23/60(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 智云 |
| 主权项 | 一种提高SOI NMOS器件ESD保护能力的方法，其特征在于包括：第一步骤：在SOI的硅顶层中进行阱区离子注入以及沟道离子注入以形成器件区域；第二步骤：在器件区域顶部形成栅极氧化层；第三步骤：在栅极氧化层上通过淀积和刻蚀形成包含栅极侧墙的栅极结构；第四步骤：在暴露的硅顶层表面和器件区域表面布置光刻胶层，并且部分地去除器件区域表面上的光刻胶层，从而部分地暴露器件区域表面；第五步骤：利用光刻胶层执行局部倾斜注入，在器件区域内形成局部ESD离子注入区域；第六步骤：在栅极结构两侧分别形成器件区域内的漏极和源极。 | ||
| 地址 | 201203 上海市浦东新区张江开发区高斯路568号 | ||