32位媒体数字信号处理器

摘要

本发明公开了一种微处理器及计算机系统，旨在提供一种32位媒体数字信号处理器。该处理器包括整型处理器核、流水控制单元、取指单元、指令、取操作数、数据、指令高速缓存、数据高速缓存、片上存储器、通用寄存器文件、媒体寄存器文件、总线接口单元、系统总线、整数执行单元、信号执行单元、媒体执行单元、算术逻辑单元、桶形移位器、整数乘加器，经电路连接组成，以及旁路单元和系统控制协处理器。本发明的媒体数字信号处理器的指令结构分为面向寄存器操作的寄存器—寄存器类指令，和面向存储器操作的寄存器—存储器类指令。既善于执行系统程序，又善于执行数字信号处理程序，兼有RISC处理器和DSP处理器结构特点，是RISC和DSP体系结构的有机融合体。

主权项

1、一种32位媒体数字信号处理器，其特征在于，包括整型处理器核、流水控制单元、取指单元、指令高速缓存、数据高速缓存、片上数据存储器、通用寄存器文件、媒体寄存器文件、总线接口单元、系统总线；整型处理器核通过电路分别与流水控制单元、通用寄存器文件和媒体寄存器文件连接；总线接口单元通过电路分别与指令高速缓存、数据高速缓存、片上数据存储器和系统总线连接；流水控制单元与指令高速缓存通过取指单元实现指令读取；流水控制单元与数据高速缓存、片上数据存储器通过取操作数实现数据读取；所述整型处理器核包括整数执行单元、信号执行单元、媒体执行单元，其中整数执行单元依次与算术逻辑单元、桶形移位器、整数乘加器构成单元的组合，信号执行单元依次与算术逻辑单元、桶形移位器、整数乘加器构成单元的组合，媒体执行单元依次与算术逻辑单元、桶形移位器、整数乘加器构成单元的组合；该32位的媒体数字信号处理器还包括旁路单元和一个系统控制协处理器，系统控制协处理器由异常控制寄存器组、存储管理寄存器组和指令转换查找缓冲组成；异常控制寄存器组用于协助处理器核控制设置、状态管理和异常处理；存储管理寄存器组用于协助内存管理；媒体数字信号处理器支持虚拟存储系统，系统控制协处理器集成完整的存储管理单元，指令转换查找缓存根据配置寄存器中相应控制位的设定进行指令地址和数据地址的虚实静态转换或动态转换。