| 摘要 |
일부 실시형태에 있어서, 전계 효과 트랜지스터(FET) 구조는 본체 구조와, 유전체 구조와, 게이트 구조와, 소스 또는 드레인 영역을 포함한다. 게이트 구조는 본체 구조 위에 형성된다. 소스 또는 드레인 영역은 게이트 구조 옆에서 본체 구조 내에 매립되어 유전체 구조에 인접하며 유전체 구조를 넘어 연장된다. 소스 또는 드레인 영역은 본체 구조의 격자 상수와는 상이한 격자 상수를 가진 스트레서 재료를 내포한다. 소스 또는 드레인 영역은 유전체 구조의 상부에서 제1 레벨 위에 형성되는 제1 영역과, 제1 레벨 아래에 형성되며 대응하는 유전체 구조에 인접하는 하향 점감 영역을 포함하는 제2 영역을 포함한다. |
