一种数据总线转换装置及其RS编译码器

摘要

本发明的一种数据总线转换装置及其RS编译码器，其中，所述数据总线转换装置包括在系统中同时实现的两种RS编译码器，该两种RS编译码器为P路交织RS(n1，k1)复合码和RS(n2，k2)码，该两种RS编译码器都使用P*m1比特宽的数据总线，并且输入输出接口相同；通过比特0的插入和剔出，实现P*m1与T*m2比特总线之间的相互转换，避免不完整码元的产生，从而实现了传统的RS编译码器在通信领域的前向纠错装置中的应用。

主权项

1、一种数据总线转换装置，其特征在于，所述数据总线转换装置包括在系统中同时实现的两种RS编译码器，该两种RS编译码器为P路交织RS(n1，k1)复合码和RS(n2，k2)码，该两种RS编译码器都使用P*m1比特宽的数据总线，并且输入输出接口相同；一交织模块和一解交织模块，所述P路交织RS(n1，k1)复合码通过该交织模块和解交织模块把P*m1比特宽的数据总线分解成P路独立的具有m1比特宽的数据总线，分别提供给P个相互独立的RS(n1，k1)编译码器；一总线转换模块，所述RS(n2，k2)编译码器通过该总线转换模块实现P*m1比特数据总线和T*m2比特数据总线之间的转换，提供T*m2比特宽数据总线给RS(n2，k2)半并行编译码器进行T路并行编译码；其中RS(n1，k1)表示信息码元数为k1，校验码元数为(n1-k1)，每个码元包含m1比特的RS码；RS(n2，k2)表示信息码元数为k2，校验码元数为(n2-k2)，每个码元包含m2比特的RS码；T是RS(n2，k2)半并行编译码器并行处理的码元数。